اخبار

یک فناوری می تواند از یک زمینه حرفه ای نسبتاً باریک شناخته شود.دلایل تاریخی وجود دارد و همچنین از تبلیغات شرکت های معروف جدا نیست.این اپل است که SiP را برای عموم به ارمغان می آورد و بسته بندی پیشرفته می تواند توجه گسترده مردم را به خود جلب کند.چون TSMC (TSMC).
اپل گفت که i Watch من از فناوری SiP استفاده می کند و از آن زمان به بعد SiP به طور گسترده ای شناخته شده است.TSMC گفت که علاوه بر فناوری پیشرفته ، من همچنین می خواهم در بسته بندی پیشرفته شرکت کنم و بسته بندی پیشرفته نیز توسط صنعت عنوان شده است که دارای وضعیت مهم همان فن آوری پیشرفته است.
تصویر
در سال های اخیر ، ظهور فن آوری های پیشرفته بسته بندی همچنان ادامه داشته و اصطلاحات جدیدی نیز یکی پس از دیگری ظهور کرده و مردم را کمی خیره کننده کرده است.در حال حاضر ، حداقل ده ها نام مربوط به بسته بندی پیشرفته وجود دارد که می توانند لیست شوند.
به عنوان مثال: WLP (Wafer Level Package)، FIWLP (Fan-in Wafer Level Package)، FOWLP (Fan-out Wafer Level Package)، eWLB (embedded Wafer Level BallGrid Array)، CSP (Chip Scale Package)، WLCSP (Wafer Level) تراشه) مقیاس بسته بندی) ، CoW (تراشه در ویفر) ، WoW (ویفر روی ویفر) ، FOPLP (بسته سطح پنل فن دار) ، InFO (فن خروجی یکپارچه) ، CoWoS (ویفر بر روی بستر) ، HBM (حافظه پهنای باند) ، HMC (حافظه ترکیبی) ، Wide-IO (خروجی ورودی عریض) ، EMIB (پل اتصال چند منظوره تعبیه شده) ، Foveros ، Co-EMIB ، ODI (اتصال همه جانبه) ، IC سه بعدی ، SoIC ، X-Cube ... و غیره ... اینها همه فناوری پیشرفته بسته بندی هستند.
چگونه می توان این فناوری های پیشرفته خیره کننده بسته بندی را تشخیص و درک کرد؟این همان چیزی است که این مقاله به خواننده می گوید.
اول از همه ، به منظور تسهیل تمایز ، ما بسته بندی پیشرفته را به دو دسته تقسیم می کنیم: technology فناوری بسته بندی پیشرفته مبتنی بر پسوند صفحه XY ، عمدتا از طریق RDL برای گسترش سیگنال و اتصال.technology فن آوری پیشرفته بسته بندی مبتنی بر پسوند محور Z ، عمدتا از طریق TSV توسعه سیگنال و اتصال متقابل را انجام می دهد.

فناوری پیشرفته بسته بندی مبتنی بر پسوند هواپیمای XY
صفحه XY در اینجا به صفحه XY ویفر یا تراشه اشاره دارد.ویژگی بارز این نوع بسته ها این است که از طریق سیلیکون TSV وجود ندارد.روش یا فناوری گسترش سیگنال عمدتا توسط لایه RDL تحقق می یابد.معمولاً هیچ بستری وجود ندارد و سیم کشی RDL به بدنه سیلیکون تراشه متصل می شود یا به قالب وصل می شود.از آنجا که محصول بسته بندی نهایی بستر ندارد ، این نوع بسته بندی نسبتاً نازک است و در حال حاضر به طور گسترده ای در تلفن های هوشمند مورد استفاده قرار می گیرد.

1. FOWLP

FOWLP (بسته سطح ویفر Fan-out) نوعی WLP (بسته سطح ویفر) است ، بنابراین ما باید ابتدا سطح سطح ویفر WLP را درک کنیم.
قبل از ظهور فناوری WLP ، مراحل فرآیند بسته بندی سنتی به طور عمده پس از قطعه قطعه سازی و برش قالب انجام می شد.ویفر ابتدا تکه تکه شد و سپس به اشکال مختلف بسته بندی شد.

WLP در حدود سال 2000 به بازار عرضه شد. دو نوع وجود دارد: Fan-in (فن-در) و Fan-Out (fan-out).بسته بندی سطح ویفر WLP با بسته بندی سنتی متفاوت است.در فرآیند بسته بندی ، بیشتر فرآیندها صحیح هستند.ویفر کار می کند ، یعنی بسته بندی کلی (Packaging) روی ویفر انجام می شود و پس از اتمام بسته بندی ، قیمت گذاری انجام می شود.
از آنجا که قیمت گذاری پس از اتمام بسته بندی انجام می شود ، اندازه تراشه بسته بندی شده تقریباً برابر با تراشه لخت است ، بنابراین به آن CSP (بسته مقیاس تراشه) یا WLCSP (بسته بندی مقیاس تراشه سطح ویفر) نیز گفته می شود.این نوع بسته بندی مطابق با محصولات مصرفی است.روند بازار سبک ، کوچک ، کوتاه و نازک بودن محصولات الکترونیکی ، ظرفیت و القا انگلی نسبتاً ناچیز است و از مزایای کم هزینه بودن و اتلاف حرارت مناسب برخوردار است.
در ابتدا ، WLP بیشتر نوع Fan-in را اتخاذ می کند ، که می توان آن را Fan-in WLP یا FIWLP نامید ، که عمدتا در تراشه هایی با مساحت کم و تعداد کمی پایه استفاده می شود.

با بهبود فناوری IC ، ناحیه تراشه کوچک می شود و ناحیه تراشه نمی تواند پین های کافی را در خود جای دهد.بنابراین ، فرم بسته Fan-Out WLP ، همچنین به عنوان FOWLP شناخته می شود ، که به استفاده کامل از RDL در خارج از تراشه برای ایجاد اتصالات پی می برد.تعداد بیشتری پین دریافت کنید.

FOWLP ، از آنجا که RDL و Bump قرار است به محیط پیرامون تراشه هدایت شوند ، لازم است ابتدا ویفر تراشه برهنه را قطعه قطعه کنید و سپس تراشه برهنه مستقل را به فرآیند ویفر پیکربندی کنید ، و بر این اساس ، از طریق فرایند دسته ای و اتصالات سیم کشی را فلز کنید تا بسته نهایی تشکیل شود.روند بسته بندی FOWLP در شکل زیر نشان داده شده است.

FOWLP توسط بسیاری از شرکتها پشتیبانی می شود و شرکتهای مختلف روش نامگذاری متفاوتی دارند.شکل زیر FOWLP ارائه شده توسط شرکت های بزرگ را نشان می دهد.

خواه Fan-in باشد یا Fan-out ، اتصال بین بسته بندی سطح ویفر WLP و PCB به صورت فلیپ تراشه است و سمت فعال تراشه رو به صفحه مدار چاپی است که می تواند کوتاهترین مسیر الکتریکی را بدست آورد. ، که همچنین تضمین سرعت بالاتر و اثرات انگلی کمتر است.از طرف دیگر ، به دلیل استفاده از بسته بندی دسته ای ، می توان کل ویفر را یک باره بسته بندی کرد و کاهش هزینه نیروی محرکه دیگری برای بسته بندی در سطح ویفر است.
2. اطلاعات
InFO (فن خروجی یکپارچه) یک فن آوری پیشرفته بسته بندی FOWLP است که توسط TSMC در سال 2017 توسعه یافته است. این یکپارچه سازی در فرآیند FOWLP است که می توان آن را به عنوان ادغام فرآیندهای Fan-Out تراشه های مختلف درک کرد ، در حالی که FOWLP روی Fan -Out تمرکز دارد. فرآیند بسته بندی خود.
InFO فضایی را برای ادغام چندین تراشه در نظر گرفته است که می تواند در بسته بندی فرکانس رادیویی و تراشه های بی سیم ، بسته بندی پردازنده ها و تراشه های باند پایه و بسته بندی پردازنده های گرافیکی و تراشه های شبکه اعمال شود.شکل زیر یک نمودار مقایسه FIWLP ، FOWLP و InFO است.

پردازنده آیفون اپل در اوایل سال همیشه توسط سامسونگ تولید می شد ، اما TSMC از A11 اپل شروع به کار کرد و سفارشات پردازنده های دو نسل آیفون را یکی پس از دیگری می گرفت.متصل شوید ، ضخامت را کاهش دهید ، فضای با ارزش را برای باتری ها یا سایر قطعات آزاد کنید.
اپل بسته های InFO را از آیفون 7 آغاز کرده و در آینده نیز از آن استفاده خواهد کرد.آیفون 8 ، آیفون X ، از جمله مارک های دیگر تلفن های همراه در آینده نیز شروع به استفاده از این فن آوری می کنند.علاوه بر این ، اپل و TSMC وضعیت کاربرد فناوری FOWLP را تغییر داده است ، که به بازار امکان می دهد تا به تدریج فناوری بسته بندی FOWLP (InFO) را بپذیرد و بکار برد.
3. FOPLP
بسته سطح FOPLP (Fan-out Panel Level Package) از ایده ها و فناوری FOWLP بهره می برد ، اما از یک صفحه بزرگتر استفاده می کند ، بنابراین می تواند محصولات بسته بندی شده ای تولید کند که اندازه آنها چندین برابر تراشه های ویفر سیلیکون 300 میلی متر است.
فناوری FOPLP توسعه یافته فناوری FOWLP است.فرآیند Fan-Out بر روی تخته حامل مربع بزرگتر انجام می شود ، بنابراین به آن فناوری بسته بندی FOPLP می گویند.صفحه حامل Panel آن می تواند یک صفحه حامل PCB یا یک صفحه حمل کننده شیشه برای صفحه های کریستال مایع باشد.
در حال حاضر ، FOPLP از یک حامل PCB مانند 24 × 18 اینچ (610 × 457 میلی متر) استفاده می کند و مساحت آن حدود 4 برابر ویفر سیلیکون 300 میلی متر است.بنابراین ، می توان آن را به سادگی به عنوان یک فرایند واحد در نظر گرفت که قابل اندازه گیری است.محصولات بسته بندی پیشرفته ای تولید کنید که اندازه آنها 4 برابر ویفرهای سیلیکونی 300 میلی متر است.
همانند فرآیند FOWLP ، فناوری FOPLP می تواند فرآیند قبل و پس از کپسول سازی را ادغام کند ، که می تواند به عنوان یک فرآیند بسته بندی یک بار در نظر گرفته شود ، بنابراین می تواند هزینه های تولید و مواد را تا حد زیادی کاهش دهد.شکل زیر مقایسه بین FOWLP و FOPLP را نشان می دهد.

FOPLP از فناوری تولید PCB برای تولید RDL استفاده می کند.عرض خط و فاصله خط آن در حال حاضر بیشتر از 10um است.از تجهیزات SMT برای نصب تراشه ها و اجزای غیرفعال استفاده می شود.از آنجا که سطح پانل آن بسیار بزرگتر از ناحیه ویفر است ، می توان از آن یکبار بسته بندی محصولات بیشتری استفاده کرد.در مقایسه با FOWLP ، FOPLP مزیت هزینه بیشتری دارد.در حال حاضر ، شرکت های بزرگ بسته بندی جهانی از جمله سامسونگ الکترونیک و ASE به طور فعال در فن آوری فرآیند FOPLP سرمایه گذاری می کنند.
4. EMIB
فناوری پیشرفته بسته بندی EMIB (Embedded Multi-Die Interconnect Bridge) از پل اتصال چند جانبه تعبیه شده جاسازی شده توسط اینتل پیشنهاد و به طور فعال اعمال می شود.برخلاف سه بسته پیشرفته توصیف شده در بالا ، EMIB یک بسته نوع بستر است ، زیرا EMIB TSV را ندارد بنابراین بر اساس پسوند صفحه XY به فناوری بسته بندی پیشرفته تقسیم می شود.
مفهوم EMIB مشابه بسته 2.5D مبتنی بر یک interposer سیلیکون است که یک اتصال محلی با چگالی بالا از طریق سیلیکون است.در مقایسه با بسته 2.5 سنتی ، زیرا هیچ TSV وجود ندارد ، فناوری EMIB دارای مزایای عملکرد بسته نرمال ، هیچ فرایند اضافی و طراحی ساده است.
تراشه های سنتی SoC ، CPU ، GPU ، کنترل کننده حافظه و کنترل کننده IO فقط با استفاده از یک فرآیند قابل تولید هستند.با استفاده از فن آوری EMIB ، پردازنده و پردازنده گرافیکی از فرایندهای بالایی برخوردار هستند و می توانند از فرایند 10 نانومتری ، واحد IO ، واحد ارتباطی می توانند از فرایند 14 نانومتری ، قسمت حافظه از فرایند 22 نانومتری استفاده کنند و فناوری بسته بندی پیشرفته EMIB می تواند سه فرایند مختلف را در یک پردازنده A ادغام کند.شکل زیر نمودار شماتیک EMIB است.

در مقایسه با interposer سیلیکون (interposer) ، ناحیه تراشه سیلیکون EMIB کوچکتر ، انعطاف پذیرتر و مقرون به صرفه تر است.فناوری بسته بندی EMIB می تواند CPU ، IO ، GPU و حتی FPGA ، AI و تراشه های دیگر را با توجه به نیاز بسته بندی کند و می تواند تراشه های فرایندهای مختلف مانند 10 نانومتر ، 14 نانومتر ، 22 نانومتر و غیره را با هم در یک تراشه بسته بندی کند ، متناسب با نیازها تجارت انعطاف پذیر

از طریق روش EMIB ، پلت فرم KBL-G پردازنده های Intel Core و پردازنده های گرافیکی AMD Radeon RX Vega M را ادغام می کند ، و در عین حال دارای قدرت محاسبات قدرتمند پردازنده های اینتل و قابلیت های گرافیکی عالی GPU های AMD ، و همچنین گرمای عالی است تجربه اتلاف.این تراشه تاریخچه ایجاد کرده و تجربه محصول را به سطح جدیدی رسانده است.

فناوری پیشرفته بسته بندی مبتنی بر پسوند محور Z
فناوری پیشرفته بسته بندی مبتنی بر پسوند محور Z عمدتا برای گسترش سیگنال و اتصال از طریق TSV است.TSV را می توان به 2.5D TSV و 3D TSV تقسیم کرد.از طریق فناوری TSV ، چندین تراشه می توانند به صورت عمودی انباشته و بهم متصل شوند.
در فناوری 3D TSV ، تراشه ها بسیار نزدیک به یکدیگر هستند ، بنابراین تأخیر کمتر خواهد بود.علاوه بر این ، کوتاه شدن طول اتصال می تواند اثرات انگلی مرتبط را کاهش دهد و دستگاه را با فرکانس بالاتر کار کند ، که به معنی بهبود عملکرد و درجه کاهش هزینه بیشتر است.
فناوری TSV فناوری کلیدی بسته بندی سه بعدی است ، از جمله تولید کنندگان یکپارچه نیمه هادی ، ریخته گری های تولید مدار مجتمع ، ریخته گری های بسته بندی ، توسعه دهندگان فن آوری نوظهور ، دانشگاه ها و موسسات تحقیقاتی ، و اتحادهای فناوری و سایر موسسات تحقیقاتی بسیاری از جنبه های روند TSV را انجام داده اند .تحقیق و توسعه.
علاوه بر این ، خوانندگان باید توجه داشته باشند که اگرچه فناوری پیشرفته بسته بندی مبتنی بر پسوند محور Z عمدتا از TSV برای گسترش سیگنال و اتصال استفاده می کند ، RDL نیز ضروری است.به عنوان مثال ، اگر TSV تراشه های بالا و پایین نتوانند تراز شوند ، آنها نیاز به عبور RDL دارند که اتصال محلی را انجام می دهد.
5. CoWoS
CoWoS (Chip-on-Wafer-on-Substrate) یک فناوری بسته بندی 2.5D است که توسط TSMC راه اندازی شده است.CoWoS قرار است تراشه را در یک اینترپوزر سیلیکونی (interposer) بسته بندی کند و از سیم کشی با چگالی بالا در interposer سیلیکون برای اتصال استفاده کند.همانطور که در شکل زیر نشان داده شده است ، آن را متصل کرده و روی بستر بسته نصب کنید.

CoWoS و InFO فوق الذکر هم از TSMC آمده اند.CoWoS یک Interposer سیلیکون دارد ، اما InFO ندارد.CoWoS در بازار گران قیمت قرار دارد و تعداد اتصالات و اندازه بسته نسبتاً زیاد است.InFO با مقرون به صرفه بودن بسته ها و اتصالات کمتر ، بازار مقرون به صرفه را هدف قرار داده است.
TSMC از سال 2012 تولید انبوه CoWoS را آغاز کرد. از طریق این فناوری ، تراشه های متعددی با هم بسته بندی می شوند و از طریق اتصال با چگالی بالا Silicon Interposer ، اثر اندازه بسته کوچک ، عملکرد بالا ، مصرف برق کم و پین های کمتر را به دست آورده است.
از فناوری CoWoS به طور گسترده ای استفاده می شود.GP100 انویدیا و تراشه Google TPU2.0 پشت AlphaGo که Ke Jie را شکست داد ، همه از فناوری CoWoS استفاده می کنند.هوش مصنوعی هوش مصنوعی نیز در پشت سهم CoWoS نقش دارد.در حال حاضر ، CoWoS توسط تولیدکنندگان تراشه سطح بالا مانند NVIDIA ، AMD ، Google ، XilinX و Huawei HiSilicon پشتیبانی شده است.
6. HBM
حافظه پهنای باند HBM (حافظه پهنای باند) ، عمدتاً برای بازار کارت های گرافیک پیشرفته.HBM با استفاده از فن آوری های 3D TSV و 2.5D TSV چندین تراشه حافظه را از طریق 3D TSV روی هم قرار می دهد و از فناوری 2.5D TSV برای اتصال تراشه های حافظه انباشته و GPU ها روی برد حامل استفاده می کند.شکل زیر نمودار شماتیک فناوری HBM را نشان می دهد.

HBM در حال حاضر دارای سه نسخه است ، یعنی HBM ، HBM2 و HBM2E ، با پهنای باند 128 GBps / Stack ، 256 GBps / Stack و 307 GBps / Stack.جدیدترین HBM3 هنوز در دست ساخت است.
AMD ، NVIDIA و استاندارد اصلی HBM هاینیکس ، AMD ابتدا از استاندارد HBM در کارت گرافیک های شاخص خود با پهنای باند حافظه ویدئویی تا 512 گیگابایت بر ثانیه استفاده کرد و NVIDIA با استفاده از استاندارد HBM برای دستیابی به پهنای باند 1 ترابایت بر ثانیه ، از نزدیک با این استاندارد پیگیری کرد.در مقایسه با DDR5 ، عملکرد HBM بیش از 3 برابر بهبود می یابد ، اما مصرف برق 50٪ کاهش می یابد.
7. HMC
مکعب ذخیره سازی ترکیبی HMC (مکعب حافظه ترکیبی) ، استاندارد آن عمدتا توسط میکرون ترویج می شود ، بازار هدف بازار سرور بالا است ، به ویژه برای معماری چند پردازنده.HMC از تراشه های DRAM انباشته شده برای دستیابی به پهنای باند حافظه بیشتر استفاده می کند.علاوه بر این ، HMC از طریق فناوری ادغام 3D TSV ، کنترل کننده حافظه (Memory Controller) را در بسته DRAM stack ادغام می کند.شکل زیر نمودار شماتیک فناوری HMC را نشان می دهد.

با مقایسه HBM و HMC می توان فهمید که این دو بسیار شبیه به هم هستند.هر دو تراشه DRAM را روی هم قرار داده و از طریق 3D TSV به یکدیگر متصل می شوند و تراشه های کنترل منطقی در زیر آنها وجود دارد.تفاوت این دو در این است که HBM از طریق Interposer و GPU بهم پیوسته است ، در حالی که HMC مستقیماً روی Substrate نصب می شود و فاقد Interposer و 2.5D TSV در وسط است.
در پشته HMC ، قطر 3D TSV حدود 5-6um است و تعداد آن از 2000+ بیشتر است.تراشه های DRAM معمولاً تا 50um رقیق می شوند و تراشه ها توسط MicroBump 20um به هم متصل می شوند.
در گذشته ، کنترل کننده های حافظه در پردازنده ها ساخته می شدند ، بنابراین در سرورهای پیشرفته ، وقتی نیاز به استفاده از تعداد زیادی ماژول حافظه است ، طراحی کنترل کننده حافظه بسیار پیچیده است.اکنون که کنترل کننده حافظه در ماژول حافظه ادغام شده است ، طراحی کنترل کننده حافظه بسیار ساده شده است.علاوه بر این ، HMC از یک رابط سریال پرسرعت (SerDes) برای پیاده سازی یک رابط پرسرعت استفاده می کند ، که برای موقعیت هایی که پردازنده و حافظه دور هستند مناسب است.
8. Wide-IO
فناوری ورودی و خروجی باند پهن Wide-IO (Wide Input Output) عمدتا توسط سامسونگ تبلیغ می شود.به نسل دوم رسیده است.این می تواند به عرض رابط حافظه تا 512 بیت برسد.فرکانس عملکرد رابط حافظه تا 1 گیگاهرتز و پهنای باند حافظه می تواند به 68 گیگابایت بر ثانیه برسد.این دو برابر پهنای باند رابط DDR4 (34 گیگابایت در ثانیه) است.
Wide-IO با قرار دادن تراشه Memory بر روی تراشه Logic محقق می شود و تراشه Memory از طریق 3D TSV به تراشه و بستر Logic متصل می شود ، همانطور که در شکل زیر نشان داده شده است.

Wide-IO از مزایای بسته انباشته عمودی معماری TSV برخوردار است ، که می تواند به ایجاد فضای ذخیره سازی تلفن همراه با دو ویژگی سرعت ، ظرفیت و قدرت برای پاسخگویی به نیازهای دستگاه های تلفن همراه مانند تلفن های هوشمند ، تبلت ها و کنسول های بازی دستی کمک کند.بازار هدف اصلی آن دستگاه های موبایلی است که به مصرف برق کم نیاز دارند.
9. Foveros
علاوه بر بسته بندی پیشرفته EMIB که قبلاً شرح داده شد ، اینتل همچنین فناوری Foveros فعال آنبرد را معرفی کرد.در معرفی فنی اینتل ، Foveros برای ادغام ناهمگن ، یک پشته تراشه ادغام ناهمگن سه بعدی چهره به چهره ، 3D Face to Face Chip Stack نامیده می شود.
تفاوت EMIB با Foveros این است که اولی یک فناوری بسته بندی 2 بعدی است ، در حالی که دومی یک فناوری بسته بندی انباشته 3D است.در مقایسه با بسته بندی 2D EMIB ، Foveros برای محصولات با اندازه کوچک یا محصولات با پهنای باند حافظه بیشتر مناسب است.در حقیقت ، EMIB و Foveros تفاوت کمی در عملکرد و عملکرد تراشه دارند.هر دو تراشه از مشخصات و عملکردهای مختلف برای بازی در نقش های مختلف ادغام شده اند.با این حال ، از نظر حجم و مصرف برق ، مزایای انباشته شدن سه بعدی Foveros نمایان شده است.قدرت داده های منتقل شده توسط Foveros در هر بیت بسیار کم است.فناوری Foveros باید با کاهش سطح ضربه ، افزایش تراکم و فن آوری انباشت تراشه مقابله کند.
شکل زیر نمودار شماتیک فناوری بسته بندی سه بعدی Foveros را نشان می دهد.

اولین تراشه مادربورد طراحی شده Foveros 3D LakeField ، یک پردازنده 10 نانومتری Ice Lake و یک هسته 22 نانومتری را با عملکردهای کامل PC ادغام می کند ، اما اندازه آن فقط چند سنت است.
اگرچه Foveros یک فناوری بسته بندی سه بعدی پیشرفته تر است ، اما جایگزین EMIB نیست.اینتل این دو را در تولید بعدی ترکیب خواهد کرد.
10. Co-EMIB (Foveros + EMIB)
Co-EMIB مجموعه ای از EMIB و Foveros است.EMIB به طور عمده مسئول اتصال افقی است ، به طوری که تراشه های هسته های مختلف مانند یک پازل به هم متصل می شوند ، در حالی که Foveros یک پشته عمودی است ، دقیقاً مانند یک ساختمان بلند.هر طبقه می تواند طرح های مختلف کاملی داشته باشد ، مانند سالن بدن سازی در طبقه اول ، یک ساختمان اداری در طبقه دوم و یک آپارتمان در طبقه سوم.
فناوری بسته بندی که EMIB و Foveros را با هم ترکیب می کند Co-EMIB نامیده می شود که روش ساخت تراشه انعطاف پذیرتری است که به شما امکان می دهد تراشه ها به صورت افقی در هنگام چیده شدن ادامه یابند.بنابراین ، این فناوری می تواند چندین تراشه Foveros 3D را از طریق EMIB به هم متصل کرده و یک سیستم تراشه بزرگتر ایجاد کند.شکل زیر نمودار شماتیک فناوری Co-EMIB است.

فناوری بسته بندی Co-EMIB می تواند عملکردی قابل مقایسه با عملکرد یک تراشه ارائه دهد.کلید دستیابی به این فناوری فناوری اتصال همه جانبه ODI (Omni-Directional Interconnect) است.ODI دو نوع مختلف دارد.علاوه بر اتصال انواع آسانسور در طبقات مختلف ، همچنین پل هوایی هایی وجود دارد که ساختارهای سه بعدی مختلف و همچنین لایه های بین لایه را به هم متصل می کند ، به طوری که ترکیبات مختلف تراشه می توانند انعطاف پذیری بسیار بالایی داشته باشند.فناوری بسته بندی ODI این امکان را به وجود می آورد تا تراشه ها به صورت افقی و عمودی به هم متصل شوند.

Co-EMIB از روش بسته بندی جدید 3D + 2D برای تبدیل تفکر طراحی تراشه از یک پازل مسطح در گذشته به توده ای از چوب استفاده می کند.بنابراین ، علاوه بر معماری های انقلابی جدید محاسباتی مانند محاسبات کوانتومی ، می توان گفت که CO-EMIB بهترین شیوه های معماری و محیط زیست رایانه ای موجود را حفظ و ادامه می دهد.
11. SoIC

SoIC ، همچنین به عنوان TSMC-SoIC شناخته می شود ، فناوری جدیدی است که توسط تراشه های TSMC-System-on-Integrated-Chip ارائه شده است.پیش بینی می شود که فناوری SoIC TSMC در سال 2021 به تولید انبوه برسد.
دقیقاً SoIC چیست؟SoIC اصطلاحاً یک فناوری نوآورانه انباشته چند تراشه است که می تواند یکپارچه سازی در سطح ویفر را برای فرآیندهای زیر 10 نانومتر انجام دهد.بارزترین ویژگی این فناوری ساختار اتصال بدون برآمدگی است ، بنابراین دارای تراکم یکپارچه سازی بالاتر و عملکرد بهتر است.
SoIC شامل دو فرم فنی است: CoW (ویفر روی تراشه) و WoW (ویفر روی ویفر).از توصیف TSMC ، SoIC پیوند مستقیم WoW ویفر به ویفر یا CoW تراشه به ویفر است که فناوری اتصال به فناوری Front-End 3D (FE 3D) تعلق دارد ، در حالی که InFO و CoWoS فوق الذکر مربوط به Back-End است. فناوری سه بعدی (BE 3D).TSMC و Siemens EDA (منتور) در زمینه فناوری SoIC همکاری کردند و ابزارهای مربوط به طراحی و تأیید را راه اندازی کردند.
شکل زیر مقایسه ای است با یکپارچه سازی 3D IC و SoIC.

به طور خاص ، روند تولید SoIC و 3D IC تا حدودی مشابه است.نکته کلیدی SoIC تحقق یک ساختار اتصال بدون دست انداز است و تراکم TSV آن بیشتر از آی سی سه بعدی سنتی است که می تواند مستقیماً توسط TSV بسیار کوچک تحقق یابد.اتصال بین لایه های تراشه.شکل بالا مقایسه چگالی TSV و اندازه دست انداز بین 3D IC و SoIC را نشان می دهد.دیده می شود که تراکم TSV SoIC بسیار بالاتر از 3D IC است.در عین حال ، اتصال بین تراشه های آن نیز از فناوری اتصال مستقیم بدون هیچ ضربه ای استفاده می کند.سرعت تراشه کوچکتر است و تراکم یکپارچه سازی بیشتر است.بنابراین محصولات آن نیز بهتر از محصولات سنتی هستند.آی سی سه بعدی دارای تراکم عملکردی بالاتری است.
12. X-Cube
X-Cube (eXtended-Cube) یک فناوری یکپارچه سه بعدی است که توسط سامسونگ اعلام شده است و می تواند حافظه بیشتری را در فضای کوچکتر جای دهد و فاصله سیگنال بین واحدها را کوتاه کند.
X-Cube در فرایندهایی که به عملکرد و پهنای باند بالا نیاز دارند مانند 5G ، هوش مصنوعی ، دستگاه های پوشیدنی یا موبایل و برنامه هایی که به قدرت محاسباتی بالایی نیاز دارند ، استفاده می شود.X-Cube از فناوری TSV برای قرار دادن SRAM در بالای واحد منطقی استفاده می کند که می تواند حافظه بیشتری را در فضای کوچکتر جای دهد.
از نمودار نمایشگر فناوری X-Cube می توان دریافت که برخلاف بسته موازی 2D قبلی تراشه های متعدد ، بسته 3D X-Cube اجازه می دهد تا چندین تراشه روی هم چیده و بسته بندی شوند و ساختار تراشه نهایی را جمع و جورتر کند.برای اتصال تراشه ها از فناوری TSV استفاده می شود که ضمن افزایش سرعت انتقال ، مصرف برق را کاهش می دهد.این فناوری در زمینه های برتر 5G ، AI ، AR ، HPC ، تراشه های تلفن همراه ، VR و سایر زمینه ها اعمال خواهد شد.

فناوری X-Cube فاصله انتقال سیگنال بین تراشه ها را بسیار کاهش می دهد ، سرعت انتقال داده را افزایش می دهد ، مصرف برق را کاهش می دهد و می تواند پهنای باند و تراکم حافظه را با توجه به نیاز مشتری تنظیم کند.در حال حاضر ، فناوری X-Cube می تواند از فرایندهای 7nm و 5nm پشتیبانی کند.سامسونگ به همکاری خود با شرکت های نیمه هادی جهانی برای استقرار این فناوری در نسل جدید تراشه های با کارایی بالا ادامه خواهد داد.
نتیجه گیری فناوری بسته بندی پیشرفته
در این مقاله ، ما 12 اصلی ترین فن آوری پیشرفته بسته بندی امروز را توصیف می کنیم.جدول زیر مقایسه ای افقی از این فن آوری های پیشرفته بسته بندی پیشرفته است.

از مقایسه ، می توان فهمید که ظهور و توسعه سریع بسته بندی پیشرفته عمدتا در 10 سال گذشته است.فناوری ادغام آن عمدتا شامل 2D ، 2.5D ، 3D ، 3D + 2D ، 3D + 2.5D است و تراکم عملکرد آن نیز کم است.، متوسط ​​، زیاد و فوق العاده زیاد.زمینه های کاربردی شامل 5G ، AI ، دستگاه های پوشیدنی ، دستگاه های همراه ، سرورهای با کارایی بالا ، محاسبات با کارایی بالا ، گرافیک با کارایی بالا و سایر زمینه ها است.فروشندگان اصلی برنامه شامل TSMC ، Intel ، SAMSUNG و دیگر تولید کنندگان معروف تراشه هستند ، این همچنین روند ادغام بسته بندی پیشرفته و تولید تراشه را نشان می دهد.

در آخر ، بیایید خلاصه کنیم: هدف از بسته بندی پیشرفته این است:

بهبود تراکم عملکرد ، کوتاه شدن طول اتصال ، بهبود عملکرد سیستم و کاهش مصرف کلی برق.

بسته بندی پیشرفته همچنین الزامات جدیدی را برای ابزارهای EDA مطرح می کند.ابزارهای EDA باید بتوانند از طراحی FIWLP ، FOWLP ، 2.5D TSV و 3D TSV پشتیبانی کنند و همچنین باید از طراحی چند لایه پشتیبانی کنند ، زیرا یک محصول دارای یک interposer سیلیکون (inteposer) است و بسترهای بسته بندی (Substrate) اغلب با هم ادغام می شوند ، و شرکتهای بزرگ EDA ابزارهای جدیدی را برای پشتیبانی از طراحی و تأیید بسته بندی پیشرفته راه اندازی کرده اند ، از جمله Synopsys ، Cadence ، Siemens EDA (منتور) به طور فعال در آن شرکت می کنند.

شکل زیر تصویری از طراحی بسته پیشرفته ابزار EDA XPD زیمنس را نشان می دهد.این طرح شامل طرح های 3D TSV و 2.5D TSV ، Interposer ، Substrate ، FlipChip ، Microbump ، BGA و سایر عناصر است که در ابزار EDA دقیق و دقیق است.