اخبار

توسعه سنسورهای تصویر CMOS و چشم انداز استفاده از فناوری های پیشرفته تصویربرداری نویدبخش بهبود کیفیت زندگی است.با ظهور سریع مبدل موازی آنالوگ به دیجیتال (ADC) و فناوری‌های روشن‌شده پشت (BI)، سنسورهای تصویر CMOS در حال حاضر بر بازار دوربین‌های دیجیتال تسلط دارند، در حالی که سنسورهای تصویر CMOS پشته‌ای به ارائه عملکرد و تجربه کاربر پیشرفته‌تر ادامه می‌دهند.این مقاله دستاوردهای اخیر حسگرهای تصویر انباشته را در تکامل معماری حسگرهای تصویر برای تسریع بهبود عملکرد، گسترش قابلیت‌های سنجش و ترکیب محاسبات لبه با فناوری‌های مختلف دستگاه‌های انباشته بررسی می‌کند.
سنسورهای تصویر در حال حاضر در کاربردهای مختلفی استفاده می شوند.از زمان اختراع دستگاه اتصال شارژ (CCD) در سال 1969، حسگرهای تصویر حالت جامد به انواع بازارهای مصرفی مانند دوربین های فیلمبرداری فشرده و دوربین های دیجیتال گسترش یافته اند.سنسور تصویر CMOS که از سال 2005 به عنوان اصلی‌ترین حسگر تصویر حالت جامد شناخته می‌شود، بر اساس فناوری توسعه‌یافته برای CCD‌ها ساخته شده است.علاوه بر گوشی‌های هوشمند، که در حال حاضر بزرگترین بازار حسگر تصویر هستند، تقاضا برای سنسورهای تصویر به سرعت در حال گسترش است و شامل دوربین‌های شبکه برای امنیت، بینایی ماشین برای اتوماسیون کارخانه و دوربین‌های خودرو برای رانندگی کمکی و سیستم‌های رانندگی مستقل می‌شود.
نقطه عطف اصلی در فناوری حسگر تصویر CMOS، توسعه موفقیت‌آمیز حسگرهای تصویر با نور پشت (BI) بود که توسعه ساختارهای پشته‌ای از حسگرهای تصویر را امکان‌پذیر کرد، همانطور که در شکل 1 نشان داده شده است. در ساختار اصلی با نور جلویی (FI) کاهش اندازه پیکسل سنسور دشوار بود زیرا نور فرودی باید توسط فتودیود از طریق شکاف احاطه شده توسط خطوط فلزی جمع آوری می شد.ساختارهای با نور پشت (BI) حساسیت را بسیار بهبود بخشیده و انعطاف پذیری را در مسیریابی فلزات امکان پذیر می کند و به دلیل پیوند ویفر و تکنیک های نازک شدن بسیار یکنواخت ویفر، به محصولی محبوب برای سنسورهای تصویر تبدیل شده است.حسگرهای تصویر به تدریج در حال توسعه به سمت ساختارهای انباشته هستند که در آن مدارهای منطقی مستقیماً روی ویفر پایه یکپارچه می شوند.فرآیند انباشتگی اجازه می‌دهد تا سطح بالاتری از یکپارچه‌سازی مبدل‌های آنالوگ به دیجیتال بسیار موازی (ADC) و عناصر پردازش سیگنال در فرآیندهای پیشرفته‌تر CMOS، مستقل از فرآیند حسگر سفارشی‌شده برای فوتودیودهای پیکسلی، انجام شود.ساختارهای انباشته دستگاه همچنان به تغییر چشمگیر معماری حسگر تصویر ادامه می دهند.

شکل 1. ساختار سنسور تصویر CMOS.(الف) ساختار FI، (ب) ساختار BI، و (ج) ساختار پشته‌ای با vias.
این مقاله روندهای معماری حسگر تصویر را با دستگاه‌های انباشته بررسی می‌کند تا بهبود عملکرد را به طور قابل توجهی تسریع کند، قابلیت‌های سنجش را گسترش دهد و قابلیت‌های محاسبات لبه متصل به لایه حسگر را یکپارچه کند.بخش دوم معماری‌های مختلف حسگر را برای پیکربندی‌های دستگاه‌های انباشته ارائه می‌کند که وضوح پیکسل بالا و تصویربرداری با نرخ فریم بالا را از طریق ADC‌های موازی ستون‌ها بسیار موازی می‌سازد.بخش 3 برخی از مدارهای پیکسل پیشرفته را ارائه می‌کند که با استفاده از اتصالات Cu–Cu pixel-pitch پیاده‌سازی شده‌اند که برای عملکرد بهتر پیکسل در وضوح پیکسل‌های عملی حیاتی هستند.اتصالات Cu-Cu با گام پیکسلی نیز به معماری حسگرها امکان می دهد به سمت دیجیتالی شدن موازی پیکسل حرکت کنند.بخش IV برخی از پیشرفت‌ها را در معماری‌های حسگر ارائه می‌کند که قابلیت‌های حسگری را گسترش می‌دهد، مانند عمق فضایی، سنجش کنتراست زمانی و تصویربرداری نور نامرئی.بخش V سنسورهای بینایی را معرفی می‌کند که شتاب‌دهنده‌های هوش مصنوعی (AI) را در لبه یکپارچه می‌کنند.در نهایت، بخش ششم برخی از نتایج را ارائه می دهد.
II.ضبط با فیلم های بیش از مگاپیکسل
ضبط فیلم به سرعت فریم حداقل 30 یا 60 فریم در ثانیه (فریم بر ثانیه) نیاز دارد، حتی اگر تعداد پیکسل ها از فرمت 2 مگاپیکسلی با کیفیت بالا (HD) به فرمت 8 مگاپیکسلی 4K در حال افزایش باشد.علاوه بر این، عملکرد نرخ فریم بالاتر، مانند 120، 240 یا 1000 فریم در ثانیه (فریم بر ثانیه)، می تواند پخش حرکت آهسته را ارائه دهد.از زمانی که معماری ADC ستون-موازی در سال 1997 پیشنهاد شد، نرخ فریم با افزایش تعداد ADC های موازی و سرعت بخشیدن به عملیات ADC بهبود یافته است.ساختارهای انباشته به به حداکثر رساندن نرخ فریم کمک می کنند زیرا بهترین فناوری فرآیند را می توان برای پیکسل های حسگر و لوازم جانبی اعمال کرد.ساخت حسگر به چندین فرآیند کاشت یون برای تشکیل فتودیودها و ترانزیستورها با نشت اتصال کم نیاز دارد.با این حال، فرآیند منطقی به مقاومت کم و ترانزیستورهای با سرعت بالا نیاز دارد.برای پیکسل ها، معمولاً سه یا چهار لایه سیم کشی کافی است، اما حدود ده لایه سیم کشی برای مدارهای منطقی لازم است.تکنیک انباشتگی مورد استفاده می‌تواند محدودیت‌های متناقض حسگرهای تصویر غیر انباشته روی یک تراشه، از جمله پیکسل‌های حسگر و مدارهای منطقی را کاهش دهد.
الف. معماری ADC رتبه دوگانه
در حال حاضر، اکثر حسگرهای تصویر CMOS شامل آرایه ای از پیکسل ها، هزاران ADC و مدارهای منطقی هستند که در ساختاری موازی ستونی سازماندهی شده اند.همانطور که در شکل 2 (الف) نشان داده شده است، گذرگاه های سیلیکونی (TSV) که در خارج از آرایه پیکسلی قرار دارند، ستون های پیکسل را به صورت موازی به ADC متصل می کنند.در اولین سنسور تصویر CMOS پشته‌ای که در سال 2013 معرفی شد، قسمت‌های آنالوگ و دیجیتال ستون ADC به ترتیب به تراشه‌های بالا و پایین تقسیم شدند، همانطور که در شکل 2 (b) نشان داده شده است.در سال 2015، یک معماری ADC دو ستونی پیشنهاد شد و به نرخ فریم 120 فریم در ثانیه در 16M پیکسل دست یافت، جایی که ستون ADC به طور کامل به تراشه پایین منتقل شد، همانطور که در شکل 2(c) نشان داده شده است.تراشه حسگر با استفاده از فرآیند سفارشی حسگر 90 نانومتری برای فوتودیودها، تنها با استفاده از منطق NMOS ساخته شده است.تراشه های منطقی با استفاده از فرآیند استاندارد CMOS 65 نانومتری ساخته می شوند.از آنجایی که ستون ADC می تواند مستقل از تراشه حسگر پیاده سازی شود، ADC می تواند به شدت یکپارچه شود.همانطور که در شکل 3 نشان داده شده است، علاوه بر افزایش نرخ فریم، ADC های موازی اضافی برای کاهش نویز با میانگین گیری چندین تبدیل آنالوگ به دیجیتال (AD) استفاده می شود. خروجی یک پیکسل به طور همزمان به دو ADC توزیع می شود و این دو خروجی های دیجیتال برای بازتولید قاب تصویر جمع می شوند.فازهای زمان بندی دو ADC برای دستیابی به کاهش نویز با کاهش همبستگی بین سیگنال های نویزشان کمی متفاوت است.

شکل 2. پیاده سازی یک سنسور تصویر CMOS انباشته شده.(الف) اتصال TSV بین فتودیود و مدار منطقی.(ب) اولین سنسور تصویر CMOS انباشته شده.(ج) معماری ADC دو رتبه.

شکل 3. بلوک دیاگرام ساده شده (سمت چپ) و بهبود ویژگی های نویز (سمت راست) یک معماری ADC با رتبه دوگانه.
ب. سنسور تصویر CMOS انباشته سه لایه با حافظه دسترسی تصادفی پویا (DRAM)
با افزایش تعداد پیکسل ها و ADC های موازی، حسگرهای تصویر مقادیر زیادی داده را تولید می کنند.همانطور که در شکل 4 نشان داده شده است، در سال 2017، یک سنسور تصویر CMOS انباشته سه لایه برای ضبط ویدیوی حرکت آهسته با سرعت 960 فریم بر ثانیه پیشنهاد شد.این سه لایه توسط ویزای سیلیکونی (TSVs) به هم متصل می‌شوند و داده‌های به‌دست‌آمده از ADC موازی در لایه دوم DRAM بافر می‌شوند تا به ضبط حرکت آهسته دست یابند.برای ضبط فوق‌العاده آهسته، سنسور می‌تواند با سرعت 960 فریم در ثانیه با وضوح فول اچ‌دی کار کند در حالی که داده‌های دیجیتال ADC به طور موقت در DRAM روی یک گذرگاه 102 گیگابیت بر ثانیه بافر می‌شوند.هنگامی که حسگر در حین فیلمبرداری 30 فریم در ثانیه، محرک های کاربر یا حرکت سریع را در صحنه تشخیص می دهد، سرعت بازخوانی به 960 فریم در ثانیه می رسد.حداکثر 63 فریم با وضوح فول اچ دی را می توان در DRAM در یک زمان ذخیره کرد و در طول فیلمبرداری بعدی، خروجی داده بافر را ذخیره کرد.

شکل 4. سنسور تصویر CMOS انباشته سه لایه با DRAM
ج. برای فناوری تراشه روی ویفر با فرمت نوری بزرگ
سنسورهای تصویر CMOS پشته‌ای که تا به امروز معرفی شده‌اند در فرآیند پیوند ویفر روی ویفر (WoW) ساخته می‌شوند.با این حال، از آنجایی که ابعاد سنسور و تراشه های منطقی باید یکسان باشند، این فرآیند همیشه بهترین انتخاب نیست، به خصوص برای یک فرمت نوری بزرگ.روش دیگر انباشتگی شامل پیوند گاو است، همانطور که در شکل 5 نشان داده شده است.زمانی که یک تراشه منطقی با همان اندازه فرمت نوری کاملاً با ADCهای موازی و بلوک‌های ساختمان دیجیتال پر شده باشد، کارایی منطقه در پیوند WoW بهترین است.با این حال، اگر مدار منطقی کوچکتر از فرمت نوری باشد، پیکربندی CoW بهترین کارایی منطقه را دارد، در حالی که پیکربندی WoW دارای مشکلات هزینه است.

شکل 5. کارایی ناحیه فرآیندهای پیوند WoW و CoW برای حسگرهای تصویر با فرمت نوری بزرگ.
یک حسگر تصویر CMOS انباشته با استفاده از فرآیند پیوند CoW [12] در سال 2016 گزارش شد که یک سنسور تصویر شاتر جهانی برای دوربین‌های پخش با فرمت نوری فوق‌العاده 35 میلی‌متری ایجاد کرد.در اینجا، دو تراشه منطقی برش خورده در یک فرآیند CMOS 65 نانومتری با ADCها و ریزبرآمدگی‌های موازی طراحی شده‌اند و روی یک تراشه حسگر بزرگ که به‌طور سفارشی برای پیکسل‌های شاتر جهانی طراحی شده است، همانطور که در شکل 6 نشان داده شده است، انباشته شده‌اند. نسبت تصویر از طریق میکروبامپ هایی با گام 40 میکرومتر به سنسور متصل می شود.بنابراین، تعداد کل اتصالات حدود 38 000 است. این سنسور همچنین امکان پخش فوق العاده اسلوموشن را با سرعت 480 فریم بر ثانیه از طریق 8 مگاپیکسل فراهم می کند.

شکل 6. سنسور تصویر CMOS روی هم با استفاده از فرآیند پیوند CoW.
شکل 7 روند عملکرد سنسورهای تصویر با فرمت نوری بزرگ را با 50 مگاپیکسل و 250 فریم بر ثانیه برای سنسورهای تصویر با فرمت کامل 35 میلی متر در سال 2021 نشان می دهد. برای افزایش تعداد ADC های موازی و افزایش تدریجی حافظه دسترسی تصادفی استاتیک (SRAM) فریم بافر، فرآیند WoW برای دستیابی به عملکرد بالا استفاده می شود.از سوی دیگر، فرآیند CoW برای متعادل کردن کارایی هزینه با عملکرد حسگرهای بزرگ با فرمت نوری استفاده می‌شود.همچنین در سال 2021 یک حسگر تصویر 3.6 اینچی با 127 میلیون پیکسل و چهار تراشه منطقی با استفاده از فرآیند CoW معرفی شد.چالش بعدی برای فرآیند CoW افزایش توان عملیاتی قرار دادن تراشه روی ویفر برای افزایش بهره‌وری است.

شکل 7. روند عملکرد برای حسگرهای تصویر با فرمت نوری بزرگ.
III.معماری موازی پیکسل
در بخش قبل، معماری حسگر با استفاده از دستگاه‌های پشته‌ای عمدتاً برای افزایش نرخ فریم معماری مبتنی بر ADC موازی ستون مورد استفاده قرار گرفت.این بخش برخی از پیشرفت‌ها را بر اساس معماری‌های موازی پیکسلی با استفاده از اتصالات Cu-Cu با گام ریز ارائه می‌کند.در اینجا، همانطور که در شکل 8 (a) نشان داده شده است، اتصالات بین لایه های حسگر و منطقی از TSV به اتصالات Cu-Cu پیونددار هیبریدی تغییر یافته است.در پیکربندی TSV، خطوط سیگنال به لایه منطقی در حاشیه آرایه پیکسلی هدایت می شوند.در مقابل، اتصالات Cu-Cu را می توان مستقیماً در زیر پیکسل ادغام کرد و این اتصالات امکان افزایش تعداد اتصالات را فراهم می کند.آخرین روند در مورد فاصله اتصال Cu-Cu در شکل 8 (b) نشان داده شده است.فرآیند پیوند هیبریدی حسگرهای تصویر به میلیون ها اتصال Cu-Cu بدون نقص اتصال نیاز دارد، در حالی که فاصله تماس با اتصال پایدار تعداد زیادی از کنتاکت ها به تدریج کاهش می یابد.علاوه بر این، اخیراً فاصله پیوند هیبریدی 1-μm Cu-Cu گزارش شده است.این اتصالات گام ظریف، معماری مدارهای موازی پیکسل را قادر می سازد تا در ابعاد پیکسل عملی ساخته شوند.

شکل 8. روند فاصله اتصال Cu-Cu (الف) ساختار دستگاه ساده شده و (ب) مقطع.
الف. گسترش مدار پیکسلی انباشته
تکنیک‌ها و پیاده‌سازی‌های متعددی در ادبیات برای بهبود عملکرد پیکسل از طریق گسترش مدار پیکسل، مانند ظرفیت کامل چاه (FWC) و اجرای عملکردهای اضافی، مانند شاتر سراسری، پیشنهاد شده‌اند.شکل 9 (الف) و (ب) پیکربندی پیکسلی را به ترتیب برای بهره تبدیل تک و بهره تبدیل دوگانه نشان می دهد.CFD های خازنی کوچکتر نوسانات ولتاژ بالا را از اپتوالکترونیک برای بازخوانی کم نویز تجربه می کنند، اما به راحتی توسط تعداد زیادی الکترون سیگنال اشباع می شود.با این حال، پیکسل‌های با بهره‌های تبدیل دوگانه با عملکرد متوالی بین دو بهره تبدیل سوئیچ می‌شوند، که خواندن نویز کم را در CFD و خواندن محدوده دینامیکی بالا (HDR) را در CDCG ممکن می‌سازد.علاوه بر این، سطح بالای ترانزیستورها و خازن های اضافی وضوح پیکسل بالا با محدود کردن مقدار کاهش اندازه پیکسل به دست می آید.در سال 2018، یک پسوند مدار پیکسلی انباشته با بهره تبدیل مضاعف پیشنهاد شد.مدارهای اضافی بر روی تراشه پایینی از طریق اتصالات Cu-Cu پیکسل موازی، همانطور که در شکل 9 (c) نشان داده شده است، اجرا شد.با جابجایی بین سود تبدیل 20 و 200 µV/e-، یک پیکسل 1.5 میکرومتری با دامنه دینامیکی 83.8 دسی بل و نویز کم 0.8 e-rms با موفقیت نمایش داده شد.همانطور که در شکل 10 نشان داده شده است، پیکربندی مدار انباشته در سطح پیکسل برای تابع شاتر سراسری دامنه ولتاژ و پیکسل با بهره تبدیل مضاعف اعمال شده است.2019 یک پیکسل شاتر جهانی 2.2 میکرومتری با راندمان شاتر بیش از 100 دسی بل را نشان داد.پیکسل‌های پیشرفته با بهره تبدیل دوگانه و شاتر سراسری دامنه ولتاژ، به ترتیب به اندازه پیکسل‌های 0.8 میکرومتر و 2.3 میکرومتر، بدون مقیاس‌بندی مدار انباشته شدن در سطح پیکسل، دست می‌یابند.با این حال، انتظار می رود پیکربندی پیکسل های انباشته همچنان عملکرد پیکسل را برای پیکسل های کوچکتر افزایش دهد.

شکل 9. پیکربندی های مدار پیکسل (الف) با بهره تبدیل تک، (ب) با بهره تبدیل مضاعف، و (ج) با بهره تبدیل مضاعف و پیکسل های انباشته با اتصالات Cu-Cu موازی.

شکل 10. پیکربندی مدار پیکسلی یک شاتر سراسری دامنه ولتاژ انباشته از طریق اتصالات Cu-Cu پیکسل موازی.
ب. ADC موازی پیکسل
از آنجایی که مفهوم دیجیتالی سازی موازی پیکسل در سال 2001 ارائه شد، سنسورهای تصویر انباشته متصل به Cu-Cu با پیکسل موازی با فرآیندهای پیوند هیبریدی نیز پیشنهاد شده است.سربار منطقه درون پیکسلی در مدارهای پیچیده قطعا وضوح پیکسل را محدود می کند، اما در سال 2017 یک سنسور تصویر انباشته 4.1 مگاپیکسلی با معماری ADC موازی آرایه ای پیشنهاد شد و در سال 2018 یک سنسور تصویر انباشته ADC موازی 1.46 مگاپیکسلی به دنبال آن ارائه شد.معماری ADC پیکسل-موازی به دلیل اتصالات Cu-Cu گام ظریف در فرآیند پیوند هیبریدی، وضوح Mpixel را به دست آورده است.همانطور که در شکل 11 نشان داده شده است، ADC های تک شیب در معماری های موازی پیکسل و ستون موازی سنتی، اما بدون مدارهای دنبال کننده منبع استفاده می شوند.تقویت کننده های ترانزیستوری درون پیکسلی مستقیماً در مقایسه کننده ها ادغام می شوند و هر پیکسل را از طریق دو اتصال Cu-Cu به تراشه پایینی متصل می کنند.با توجه به محدودیت منطقه شمارنده، کد خاکستری به چفت‌های درون پیکسلی اختصاص داده می‌شود و خطوط لوله بازخوانی دیجیتال با استفاده از ADC در زیر آرایه پیکسل پیاده‌سازی شده‌اند.

شکل 11. پیکربندی مدار ADC پیکسل-موازی.
شکل 12(a) نمونه اولیه تراشه با معماری ADC پیکسل-موازی را نشان می دهد.اگرچه هر ADC تنها با گام پیکسلی 6.9 میکرومتر پیاده‌سازی می‌شود، که در آن جریان ساکن مقایسه‌کننده به 7.74 nA محدود می‌شود، کف نویز به دلیل کنترل پهنای باند مؤثر تا 8.77 e-rms کاهش می‌یابد.همه ADC های موازی پیکسل به طور همزمان به عنوان یک شاتر سراسری عمل می کنند.بنابراین، همانطور که در شکل 12(c) نشان داده شده است، هیچ اعوجاج صفحه کانونی شاتر نورد همانطور که در شکل 12(b) نشان داده شده است، در تصاویر گرفته شده با استفاده از نمونه اولیه مشاهده نمی شود.معماری های ADC موازی پیکسل به توسعه ادامه می دهند.جدیدترین کار در سال 2020 گام پیکسلی 4.6 میکرومتر، محدوده دینامیکی 127-dB، و نویز 4.2e-rms، و کار 4.95 میکرومتر و نویز 2.6e-rms را نشان می دهد.

شکل 12. اجرای روی تراشه ADC موازی پیکسل.(الف) میکروگراف تراشه.(ب) تصاویر گرفته شده با استفاده از عملکرد شاتر نورد و (ج) با استفاده از عملکرد شاتر سراسری.
ج. شمارشگر فوتون موازی پیکسل
تصویربرداری شمارش فوتون، همچنین به عنوان تصویربرداری کوانتومی شناخته می‌شود، یک تکنیک امیدوارکننده برای امکان‌پذیر کردن تصویربرداری با بازخوانی بدون نویز و تصویربرداری با محدوده دینامیکی بالا (HDR) است.حسگرهای تصویر شمارش فوتون با استفاده از دیودهای بهمن تک فوتونی (SPAD) یکی از چالش‌های دیجیتالی کردن پیکسل‌های موازی از طریق تکنیک‌های انباشتگی است.جریان بهمن توسط یک فوتوالکترون منفرد ایجاد می شود و در غیاب هر گونه نویز از مدار جلویی آنالوگ، رویداد را می توان به صورت دیجیتالی به عنوان شمارش فوتون مشاهده کرد.این امر مستلزم اجرای مدارهای پیچیده برای هر SPAD است.در حالی که ساختارهای دستگاه روی هم با اتصالات پیکسلی پتانسیل تصویربرداری با شمارش فوتون بسیار یکپارچه را دارند.
یک حسگر تصویر شمارش فوتون SPAD با محدوده دینامیکی 124 دسی بل و با استفاده از معماری برون یابی فریم فرعی در سال 2021 گزارش شد. یک آرایه پیکسلی دیود بهمن تک فوتونی (SPAD) با نور پشت (BI) روی تراشه پایین چیده شده است. مدار بازخوانی همانطور که در شکل 13 (a) نشان داده شده است، از طریق Cu-Cu موازی پیکسل متصل می شود.شکل 13(b) یک نمودار شماتیک از یک واحد پیکسل است.هر پیکسل دارای یک شمارنده موج دیجیتال 9-b (CN) است که تعداد فوتون های فرود را می شمارد.حمل سرریز (OF) از شمارنده به مدار خاموشی بازگردانده می شود تا فعال سازی SPAD را کنترل کند و کد زمان بندی (TC) را ببندد.سپس یک کد زمان بندی 14-b (TC) به همه پیکسل ها اختصاص داده می شود و هنگامی که پرچم OF تغییر می کند، شمارنده را لغو می کند، همانطور که در نمودار زمان بندی در شکل 14 نشان داده شده است. تمام شمارش فوتون ها را در شرایط کم نور بدون سرریز شمارنده به طور دقیق بدست آورید.با این حال، هنگامی که شمارنده در شرایط نور شدید سرریز می‌شود، پیکسل سرریز شده زمان را ثبت می‌کند و تعداد واقعی فوتون‌های فرود را در طول نوردهی برون‌یابی می‌کند.

شکل 13. حسگر تصویر شمارش فوتون.(الف) پیکربندی تراشه.(ب) نمودار مدار پیکسلی ساده شده.

شکل 14. نمودار زمان برای شمارش فوتون و برون یابی زیرقاب.
همانطور که در شکل 15 (الف) نشان داده شده است، محدوده دینامیکی 124 دسی بل بدون هیچ گونه تخریبی در نسبت سیگنال به نویز (SNR) نشان داده شده است.SNR پس از سرریز شمارنده در شرایط نور شدید در 40 دسی بل در محدوده دینامیکی گسترده باقی می ماند، زیرا عملیات شمارش فوتون واقعی می تواند تا 10240 فوتون یا 9 بیت × 20 فریم فرعی را شمارش کند.شکل 15(b) یک تصویر HDR را نشان می دهد که با سرعت 250 فریم بر ثانیه گرفته شده است.به دلیل عملکرد شاتر جهانی و عملکرد HDR 20 فریم فریم، هیچ گونه مصنوعات حرکتی حتی با یک فن چرخان 225 دور در دقیقه مشاهده نشد.همانطور که در شکل 15 (c) نشان داده شده است، برون یابی 20 فریم فرعی به طور موثری مصنوعات حرکتی را سرکوب می کند.SPAD به یک ولتاژ بایاس بالا در حدود 20 ولت و تحریک موازی پیکسلی آشکارسازها در ولتاژ تغذیه پایین نیاز دارد.دستیابی به پیکسل های SPAD با گام های کوچک، به دلیل جداسازی دستگاه بین ولتاژهای مختلف تغذیه، اغلب دشوار است.با این حال، ساختار دستگاه انباشته به طور موثر لایه‌های منطقی SPAD و CMOS را از هم جدا می‌کند و در نتیجه توسعه پیکربندی‌های پیکسل کوچک با SPAD و قابلیت‌های توسعه‌یافته را تسریع می‌بخشد.

شکل 15. نتایج اندازه گیری شمارش فوتون.(الف) دامنه دینامیکی و نسبت سیگنال به نویز.(ب) تصویر HDR گرفته شده.(ج) تصویر گرفته شده با سرکوب مصنوع حرکتی.
IV.گسترش قابلیت سنجش
علاوه بر محدوده دینامیکی معرفی شده قبلی و قابلیت های شاتر جهانی، فناوری دستگاه انباشته نه تنها کیفیت تصویر معماری حسگر را بهبود می بخشد، بلکه قابلیت های حسگری مانند عمق فضایی، سنجش کنتراست زمانی و تصویربرداری نور نامرئی را نیز افزایش می دهد.
الف. عمق فضایی
همانطور که در بخش III-C توضیح داده شد، ساختار دستگاه انباشته با پیوند هیبریدی Cu-Cu یک رویکرد امیدوارکننده برای فناوری عملی SPAD در طیف گسترده‌ای از کاربردها است و گام پیکسل‌های SPAD را به کمتر از 10 میکرومتر کاهش می‌دهد.برای بهبود کارایی تشخیص فوتون (PDE) و کاهش تداخل نوری با گام پیکسل کوچک، یک آرایه پیکسلی BI SPAD شامل جداسازی کامل ترانچ (FTI) و پیوند Cu-Cu در سال 2020 گزارش شد. همانطور که در شکل 16 نشان داده شده است، در BI SPAD انباشته شده نشان داده شده است. ساختار، آرایه پیکسلی SPAD کاملاً در برابر نور فرودی باز است و تمام ترانزیستورهای پیکسل بر روی تراشه پایینی پیاده سازی می شوند.FTI مدفون فلزی به سرکوب تداخل با پیکسل های مجاور کمک می کند.پیکسل‌های SPAD گام ۱۰ میکرومتری دارای یک لایه سیلیکونی با ضخامت ۷ میکرومتر هستند تا حساسیت اندازه‌گیری‌های طیف‌سنجی مادون قرمز نزدیک (NIR) را بهبود بخشند و به ترتیب PDE‌های بالای ۳۱.۴ و ۱۴.۲ درصد در ۸۵۰ نانومتر و ۹۴۰ نانومتر را به دست آورند.

شکل 16. ساختار دستگاه SPAD.(الف) FI SPAD.(ب) SPAD پشته‌ای BI.
در سال 2021، یک سنسور 189 × 600 SPAD زمان پرواز مستقیم (ToF) با استفاده از یک SPAD پشته‌ای BI برای سیستم‌های LiDAR خودرو گزارش شده است.همانطور که در شکل 17 نشان داده شده است، تمام مدارهای جلویی پیکسل در تراشه زیرین آرایه SPAD پیاده سازی می شوند. در سیستم LiDAR، زمانی که یک پالس لیزری منعکس شده دریافت می شود، SPAD یک پالس ماشه با زمان مرده 6 ns تولید می کند. آن را به مبدل زمان به دیجیتال (TDC) منتقل می کند.تراشه های بالا و پایین به ترتیب از فرآیندهای SPAD 90 نانومتری و CMOS 40 نانومتری با 10 لایه مسی استفاده می کنند.با توجه به ساختار انباشته، سنسور شامل یک مدار تشخیص تصادف، TDC و پردازنده سیگنال دیجیتال (DSP) به عنوان بلوک های ساختمان برای سنجش عمق است.سنسور مستقیم ToF دقت فاصله 30 سانتی‌متری را در محدوده گسترده‌ای تا 200 متر نشان می‌دهد و آن را قادر می‌سازد تا اجسامی را با بازتاب 95 درصدی در نور خورشید در 117 هزار لوکس تشخیص دهد.

شکل 17. BI SPAD روی هم با حسگر عمق ToF مستقیم.
ساختار SPAD انباشته شده BI پیشرفتی در زمینه تصویربرداری و سنجش عمق مبتنی بر SPAD با خواص بهبود یافته است.ساختار پشته BI راندمان کوانتومی را بهبود می بخشد و SPAD ها و مدارها را به لایه های سیلیکونی بهینه در مقایسه با پیکسل های معمولی که مدارها را در کنار هر SPAD قرار می دهند، جدا می کند.بنابراین، پیاده سازی انباشته بر محدودیت های سنتی حسگرهای SPAD غلبه می کند و برای طیف وسیع تری از کاربردها مناسب است.
ب. حس کنتراست زمان
حسگرهای بینایی مبتنی بر رویداد (EVS) کنتراست زمانی تک پیکسلی را بالاتر از آستانه های نسبی از پیش تعیین شده تشخیص می دهند تا تکامل زمانی تغییرات نور نسبی را ردیابی کنند و نقاط نمونه برداری را برای اندازه گیری های سطح پیکسل بدون قاب با شدت مطلق تعریف کنند.از زمانی که EVS برای اولین بار در سال 2006 گزارش شد، کاربردهای بسیاری با استفاده از EVS پیشنهاد شده است، مانند بینایی ماشینی با سرعت بالا و کم مصرف به دلیل دقت زمانی داده های ثبت شده، سرکوب ذاتی افزونگی زمانی که منجر به کاهش هزینه های پس از پردازش می شود و طیف گسترده ای از سناریوهاعملیات DR.اگرچه اندازه پیکسل در سال 2019 از طریق ساختارهای BI به 9 میکرومتر کاهش یافت، EVS به دلیل پردازش سیگنال آنالوگ گسترده در سطح پیکسل، از اندازه پیکسل بزرگ و اغلب وضوح کوچک رنج می برد.بنابراین، EVS ها به ویژه از پیشرفت در ساختارهای دستگاه های انباشته با اتصالات Cu-Cu در مقیاس پیکسل بهره می برند.
1280 × 720 پیکسل 4.86 میکرومتر EVS پشته‌ای BI در سال 2020 گزارش شد. شکل 18 نمودار بلوک پیکسلی تابع تشخیص کنتراست (CD) و یک نمودار شماتیک از رابط بازخوانی ناهمزمان درون پیکسلی و بلوک‌های منطق حالت را نشان می‌دهد.جریان نوری به سیگنال ولتاژ، Vlog، تبدیل می‌شود و تغییر کنتراست با مدولاسیون دلتا ناهمزمان (ADM) که با استفاده از مقایسه‌کننده تقاطع سطح شناسایی می‌شود، به دست می‌آید.EVS انباشته شده BI در شکل 19(a) به مهرهای زمانی در سطح ردیف 1 میکرو ثانیه، حداکثر نرخ رویداد 1.066 میلیارد رویداد در ثانیه (eps) و خط لوله قالب بندی داده 35 nW/pixel و 137 pJ/Event برای دست می یابد. برنامه های بینایی ماشین با سرعت بالا و کم مصرف.شکل 19 (ب) عملکرد حسگر را برای برخی از کاربردهای مثال نشان می دهد.ضبط صحنه های ترافیکی در حدود 1 لوکس حساسیت کنتراست کم نور را نشان می دهد.دقت زمانی بالا از پیکسل‌های کم تأخیر و عملیات بازخوانی با سرعت بالا به حسگر اجازه می‌دهد تا الگوهای نور ساختاریافته رمزگذاری شده با زمان را در برنامه‌های سنجش عمق سه‌بعدی رمزگشایی کند.شکل 20 روند گام پیکسلی را در EVS نشان می دهد.با توجه به فناوری دستگاه انباشته، اندازه پیکسل EVS اکنون برای موارد استفاده عملی از مگاپیکسل زیر 5 میکرومتر است.

شکل 18. نمودار بلوک پیکسلی EVS

شکل 19. BI-stacked EVS و مثال کاربردی آن.(الف) میکروگراف تراشه.(ب) مثال های کاربردی.

ج. تصویربرداری نور نامرئی
فناوری دستگاه انباشته نیز تصویربرداری نور نامرئی را با استفاده از آشکارسازهای نوری غیرسیلیکونی در یکپارچگی هیبریدی تسهیل می‌کند.نمونه‌هایی از ردیاب‌های نوری غیرسیلیکونی با ادغام ترکیبی عبارتند از آشکارسازهای نوری InGaAs، ردیاب‌های نوری Ge-on-Si و فیلم‌های رسانای نوری آلی.در این بخش، نتایج اخیر حسگرهای InGaAs با استفاده از پیوند هیبریدی Cu-Cu خلاصه شده است.
تقاضا برای تصویربرداری در محدوده موج کوتاه مادون قرمز (SWIR) (یعنی طول موج بین 1000 تا 2000 نانومتر) برای کاربردهای صنعتی، علمی، پزشکی و امنیتی در حال افزایش است.دستگاه‌های InGaAs در حسگرهای SWIR استفاده شده‌اند، زیرا ویژگی‌های جذب آن‌ها در محدوده SWIR توسط دستگاه‌های مبتنی بر سیلیکون قابل پوشش نیست.در سنسورهای معمولی InGaAs، هر پیکسل از آرایه فوتودیود (PDA) به یک مدار مجتمع بازخوانی (ROIC) از طریق یک هیبرید فلیپ تراشه با استفاده از برآمدگی ها متصل می شود.این ساختار معمولاً به دلیل مقیاس پذیری محدود برآمدگی ها، ساخت آرایه های پیکسل ریز را پیچیده می کند.در سال 2019، یک حسگر تصویر InGaAs معرفی شد که در آن هر پیکسل 5 میکرومتری PDA با استفاده از پیوند Cu-Cu به ROIC متصل شد.ساختارهای ناهمسان InGaAs/InP به صورت همبستگی بر روی بسترهای کوچک InP تجاری موجود با قطر کمتر از 4 رشد کردند. همانطور که در شکل 21 نشان داده شده است، ویفرهای همپای InGaAs/InP به تراشه ها خرد شده و با استفاده از یک دای به سیلیکون III-V به ویفرهای سیلیکونی بزرگ منتقل می شوند. روند.پس از ساخت پدهای مس، هتروافر III-V/Si از پیوند Cu-Cu برای اتصال هر پیکسل III-V به ROIC با ترکیب ROIC استفاده می کند.شکل 22 روند گام تماس را برای برآمدگی های فلیپ تراشه و پیوند Cu-Cu برای حسگرهای InGaAs نشان می دهد.هیبرید فلیپ تراشه با استفاده از برآمدگی، روش سنتی ساخت حسگرهای InGaAs، به دلیل حاشیه‌های باریک فرآیند و تکرارپذیری ضعیف، برای کاهش سطح پیکسل مناسب نیست.با این حال، هیبریداسیون Cu-Cu برای تولید انبوه سنسورهای تصویر CMOS با بازده بالا از سال 2016 استفاده شده است و یک فناوری کلیدی برای مقیاس‌بندی اتصالات به حسگرهای InGaAs است.شکل 22 همچنین نمونه ای از یک برنامه کاربردی را نشان می دهد که شامل بازرسی و نظارت بر امنیت در یک سناریوی مه آلود است.بنابراین، حسگرهای تصویر InGaAs تصویربرداری HD SWIR را از طریق اتصالات Cu-Cu در سطح پیکسل فعال می‌کنند.

شکل 21. نمودار جریان فرآیند برای ساخت حسگر تصویر InGaAs.

شکل 22. روندهای زمین تماس برآمدگی تراشه متحرک و نمونه های کاربردی برای پیوند Cu-Cu و حسگرهای InGaAs.
V. سنسورهای دید هوشمند
تقاضا برای محصولات دوربین با قابلیت پردازش هوش مصنوعی در بازار اینترنت اشیا (IoT)، خرده فروشی، شهرهای هوشمند و برنامه های کاربردی مشابه در حال رشد است.قدرت پردازش هوش مصنوعی در چنین دستگاه‌های لبه‌ای می‌تواند برخی از مسائل مرتبط با سیستم‌های محاسبات ابری خالص، مانند تأخیر، ارتباطات ابری، هزینه‌های پردازش و نگرانی‌های مربوط به حریم خصوصی را برطرف کند.تقاضاهای بازار برای دوربین های هوشمند با قابلیت پردازش هوش مصنوعی شامل اندازه کوچک، هزینه کم، مصرف انرژی کم و سهولت نصب است.با این حال، سنسورهای تصویر معمولی CMOS فقط داده های خام تصویر گرفته شده را خروجی می دهند.بنابراین، هنگام توسعه یک دوربین هوشمند با قابلیت‌های پردازش هوش مصنوعی، استفاده از آی‌سی‌هایی که شامل پردازشگر سیگنال تصویر (ISP)، پردازش شبکه عصبی کانولوشنال (CNN)، DRAM و سایر قابلیت‌ها هستند، ضروری است.
یک سنسور تصویر CMOS انباشته متشکل از 12.3 مگاپیکسل و یک DSP اختصاص داده شده به محاسبات CNN در سال 2021 گزارش شد. همانطور که در شکل 23 نشان داده شده است، سنسور حاوی یک راه حل یکپارچه با انتقال تصویر کامل به پردازشگر استنتاج CNN است و می تواند با سرعت 120 فریم در ثانیه پردازش شود. از جمله ضبط تصویر با استفاده از 4.97 TOPS/W DSP و پردازش CNN روی تراشه.بلوک پردازش دارای یک ISP برای پیش پردازش ورودی CNN، یک زیرسیستم DSP بهینه شده برای پردازش CNN و یک SRAM 8 مگابایتی L2 برای ذخیره وزن CNN و حافظه زمان اجرا است.شکل 24 نمونه هایی از نتایج استنتاج CNN را با استفاده از MobileNet v1 نشان می دهد.زیرسیستم DSP نتایج استنتاج مشابهی را با TensorFlow نشان داد.سنسورهای بینایی هوشمند قادرند فرآیند کامل استنتاج CNN را روی حسگر اجرا کنند و می توانند تصاویر گرفته شده را به عنوان داده خام و نتایج استنتاج CNN در یک قاب از طریق رابط MIPI خروجی بگیرند.این سنسور همچنین از خروجی نتایج استنتاج CNN فقط از رابط SPI پشتیبانی می کند تا دوربین های کوچک را فعال کند و مصرف برق و هزینه سیستم را کاهش دهد.پردازنده استنتاج CNN روی حسگر به کاربران این امکان را می دهد تا مدل های هوش مصنوعی مورد علاقه خود را در حافظه جاسازی شده برنامه ریزی کرده و آنها را با توجه به شرایط یا شرایط مکانی که از سیستم استفاده می شود، برنامه ریزی مجدد کنند.به عنوان مثال، هنگامی که در ورودی یک مرکز نصب می شود، می توان از آن برای شمارش تعداد بازدیدکنندگانی که وارد مرکز می شوند استفاده کرد.هنگامی که در قفسه فروشگاه نصب می شود، می توان از آن برای تشخیص موقعیت های خارج از انبار استفاده کرد.هنگامی که بر روی سقف نصب می شود، می توان از آن برای نقشه برداری حرارتی بازدیدکنندگان فروشگاه استفاده کرد.انتظار می‌رود حسگرهای بینایی هوشمند با استفاده از مدل‌های هوش مصنوعی انعطاف‌پذیر، سیستم‌های هوش مصنوعی لبه‌ای کم‌هزینه را برای کاربردهای مختلف ارائه کنند.

این مقاله دستاوردهای اخیر در معماری حسگر تصویر با ساختارهای دستگاه انباشته را بررسی می‌کند.ساختار انباشته دستگاه عملکرد حسگر تصویر را به‌ویژه در نرخ‌های فریم بالا و وضوح پیکسل‌های بالا، از طریق ADC‌های بسیار موازی که با استفاده از پیکسل‌های حسگر و فناوری فرآیند بهینه‌سازی شده در مدار CMOS اجرا می‌شوند، تا حد زیادی بهبود می‌بخشد.در کار اخیر، چندین پیشنهاد با استفاده از مدارهای انباشته پیکسلی موازی و/یا واحدهای پردازش هوشمندتر، با برخی نتایج ارائه شده است.این چالش‌های جدید به مقیاس‌پذیری بالاتر، بهینه‌سازی بیشتر فناوری فرآیند برای هر عملکرد و کارایی منطقه بالاتر نیاز دارند.همانطور که در شکل 25 نشان داده شده است، ردیاب‌های عکس، مدارهای جلویی پیکسل، سیگنال‌های ترکیبی آنالوگ و پردازنده‌های دیجیتال و حافظه‌ها را می‌توان با کارایی بیشتری ادغام کرد، همانطور که در شکل 25 نشان داده شده است، و معماری‌های حسگر تصویر آینده توسعه بیشتری برای گسترش قابلیت‌ها از طریق تکنیک‌های انباشته کردن دستگاه‌ها به دست خواهند آورد.