اخبار

در اجلاس بین المللی دستگاه های الکترونیکی اخیر 2020 (IEDM) ، Imec مقاله ای در مورد معماری سلول DRAM بدون خازن جدید ارائه داد.

DRAM برای حافظه اصلی در سیستم ها استفاده می شود و پیشرفته ترین دستگاه های امروزی تقریباً از فرایندهای 18 نانومتری تا 15 نانومتری ساخته شده اند.محدودیت فیزیکی DRAM حدود 10 نانومتر است.

DRAM خود براساس معماری سلول حافظه یک ترانزیستوری ، یک خازنی (1T1C) ساخته شده است.مشکل این است که مقیاس بندی یا کوچک کردن خازن در هر گره دشوارتر می شود.

به گفته Imec: "مقیاس گذاری حافظه های سنتی 1T1C DRAM فراتر از 32 گیگابایت تراکم قالب با دو چالش اساسی روبرو است""اول ، مشکلات در مقیاس گذاری ترانزیستور آرایه ای مبتنی بر Si باعث می شود که با کاهش اندازه سلول ، مقاومت مورد نیاز جریان خارج از خط و جهان را حفظ کنید.دوم ، یکپارچه سازی و مقیاس پذیری سه بعدی - مسیر نهایی به سمت DRAM با چگالی بالا - با توجه به نیاز به یک خازن ذخیره سازی محدود می شود. "

در تحقیق و توسعه ، صنعت در حال کار بر روی انواع مختلفی از فناوری های حافظه نسل بعدی است تا بتواند جایگزین DRAM شود.سپس ، برخی در حال کار بر روی روش هایی برای گسترش DRAM امروز با استفاده از مواد جدید هستند.

به عنوان مثال ، Imec معماری سلول DRAM را طراحی کرده است که دو ترانزیستور فیلم نازک (IGZO-TFT) و اکسید روی-اکسید ایندیوم گالیم را اجرا می کند و هیچ خازن ذخیره سازی ندارد.سلولهای DRAM در پیکربندی 2T0C (2 خازن ترانزیستور 0) برای ابعاد مختلف سلول مدت زمان ماندگاری بیش از 400 ثانیه را نشان می دهند.این به نوبه خود میزان تازه سازی و مصرف انرژی حافظه را کاهش می دهد.

توانایی پردازش IGZO-TFT ها در خط تولید پایان خط (BEOL) رد پای سلول را کاهش می دهد و امکان انباشته شدن سلولهای جداگانه را باز می کند.

"علاوه بر زمان ماندگاری طولانی ، سلولهای DRAM مبتنی بر IGZO-TFT دومین مزیت عمده را نسبت به فناوریهای فعلی DRAM ارائه می دهند.برخلاف Si ، ترانزیستورهای IGZO-TFT می توانند در دماهای نسبتاً پایین ساخته شوند و بنابراین با پردازش BEOL سازگار هستند.این به ما امکان می دهد تا محیط سلول حافظه DRAM را در زیر آرایه حافظه حرکت دهیم ، که به طور قابل توجهی رد پای دیسک حافظه را کاهش می دهد.علاوه بر این ، پردازش BEOL مسیرهایی را برای انباشت سلولهای DRAM منفرد باز می کند ، از این رو معماری های 3D-DRAM را قادر می سازد.راه حل موفقیت آمیز ما کمک خواهد کرد تا دیوار به اصطلاح حافظه را خراب کنیم ، به حافظه های DRAM اجازه می دهد تا نقش مهمی در برنامه های کاربردی مانند رایانش ابری و هوش مصنوعی داشته باشند. "

14 نانومتری STT-MRAM
همچنین در IEDM ، IBM مقاله ای را در مورد اولین فن آوری MRAM (STT-MRAM) چرخش چرخشی جاسازی شده در جهان در گره فرآیند 14 نانومتری CMOS ارائه داد.

فناوری STT-MRAM IBM برای برنامه های حافظه جاسازی شده و حافظه پنهان در تلفن همراه ، ذخیره سازی و سایر سیستم ها طراحی شده است.

STT-MRAM که یک فناوری حافظه نسل بعدی است ، از جذابیت زیادی برخوردار است زیرا از سرعت SRAM و بی ثباتی فلش با مقاومت نامحدود برخوردار است.STT-MRAM معماری یک ترانزیستوری با سلول حافظه اتصال تونل مغناطیسی (MTJ) است.از مغناطیس چرخش الکترون برای ایجاد خواص غیر فرار در تراشه ها استفاده می کند.توابع نوشتن و خواندن مسیر موازی مشابهی را در سلول MTJ دارند.

دو نوع STT-MRAM وجود دارد - تراشه های مستقل و تعبیه شده.STT-MRAM مستقل در حال حمل و استفاده در درایوهای حالت جامد سازمانی (SSD) است.

STT-MRAM همچنین برای جایگزینی حافظه فلش تعبیه شده امروزی NOR در میکروکنترلرها (تراشه های دیگر) و تراشه های دیگر در نظر گرفته شده است.STT-MRAM همچنین برای کاربردهای حافظه نهان در نظر گرفته شده است.

MCU های امروزی چندین م componentsلفه را روی یک تراشه ادغام می کنند ، مانند واحد پردازش مرکزی (CPU) ، SRAM ، حافظه تعبیه شده و وسایل جانبی.حافظه جاسازی شده برای ذخیره کد استفاده می شود ، که دستگاه را بوت می کند و به آن امکان می دهد برنامه ها را اجرا کند.یکی از رایج ترین انواع حافظه های جاسازی شده ، حافظه فلش NOR نامیده می شود.حافظه فلش NOR ناهموار است و در برنامه های جاسازی شده کار می کند.

اما NOR در حال اتمام است و مقیاس گذاری بیش از گره های 28nm / 22nm دشوار است.به علاوه ، NOR یا eFlash تعبیه شده در گره های پیشرفته بسیار گران است.

در اینجاست که STT-MRAM در آن جا می گیرد - با 28nm / 22nm و بالاتر جایگزین NOR تعبیه شده خواهد شد."با این حال ، این برنامه های پیشرفته توسط دو چالش اساسی محدود شده اند: 1) بهبود عملکرد MTJ برای کاهش جریان نوشتن هنگام کنترل توزیع ها.و 2) افزایش مدار MRAM / CMOS و تراکم سلول برای مقیاس گره پیشرفته.کارهای پیشین قبلی ، همه در گره های 28 نانومتری - 22 نانومتری ، چالش تلفیق MTJ های تنگ را در فضای عمودی کوتاه موجود بین سطح فلزات BEOL برجسته کردند - چالشی که تاکنون از توسعه eMRAM گره 14 نانومتری جلوگیری کرده است. " ، یکی از اعضای IBM در این مقاله است.دیگران در کار سهیم بودند.

"در اینجا ، ما اولین فناوری eMRAM گره 14 نانومتری را نشان می دهیم.با استفاده از ماکرو 2 مگابایتی eMRAM ، در یک گام محکم MTJ (160 نانومتر) به یکپارچه سازی می رسیم ، که به صورت عمودی بین M1 و M2 قرار می گیرد.این قرار دادن با از بین بردن انگلهای BEOL انباشته شده ، عملکرد مدار eMRAM را به حداکثر می رساند و با پاکسازی مسیرهای سیم کشی بالا برای منطق ، و کاهش تعداد کل سطوح به آرایه های بزرگ سیم ، میزان و هزینه تراشه را کاهش می دهد (این ممکن است به n + 3 سطح مس برای MTJ های قرار داده شده نیاز داشته باشد) سطح Mn ، از این رو مزیت n = 1).ما عملکرد خواندن و نوشتن ، از جمله عملکرد نوشتن تا 4n را نشان می دهیم و نشان می دهیم که ماژول فرآیند eMRAM را می توان با حفظ الزامات قابلیت اطمینان BEOL منطقی اضافه کرد. "

"چندین نوآوری در فرآیند واحد ، این ادغام را امکان پذیر کرده است ، از جمله یک الکترود پایین ریزپردازنده زیر لیتوگرافی (μ-گلدان) (BEL) ، کنترل مشخصات دقیق الگوهای MTJ و فیلم های دی الکتریک ، فلزی سازی بهینه شده BEL / MTJ و بهینه سازی پس از MTJ پایین برنامه ریزی -k در مناطق آرایه ای و منطقی ، "او گفت.

ReRAM غیر ایده آل
CEA-Leti یک روش یادگیری ماشین را با بهره گیری از صفات "غیر ایده آل" RAM مقاومتی (ReRAM) نشان داده است.

محققان بر موانع مختلفی برای تولید دستگاههای مبتنی بر ReRAM برای لبه محاسبات غلبه کرده اند.

زیرمجموعه هوش مصنوعی ، یادگیری ماشین از یک شبکه عصبی در یک سیستم استفاده می کند.یک شبکه عصبی داده ها را خرد کرده و الگوهای موجود در سیستم را شناسایی می کند.سپس ، با الگوهای خاصی مطابقت دارد و می آموزد که کدام یک از این ویژگی ها مهم هستند.

در همین حال ، ReRAM نیز از نوع حافظه نسل بعدی است.ReRAM تاخیر کمتری در خواندن و عملکرد نوشتاری سریعتر از حافظه فلش امروز دارد.در ReRAM ، ولتاژ به پشته مواد وارد می شود و تغییری در مقاومت ایجاد می کند که داده ها را در حافظه ضبط می کند.

با این وجود توسعه ReRAM دشوار است.فقط تعداد اندکی قطعات را در بازار حمل کرده اند.مسائل دیگری نیز وجود دارد.توماس دالگاتی از CEA-Leti در Nature Electronics ، یک مجله فناوری گفت: "رویکردهای فعلی معمولاً از الگوریتم های یادگیری استفاده می کنند که با غیر ایده آل بودن ذاتی حافظه مقاومتی ، به ویژه تنوع چرخه به چرخه سازگار نیستند."

دالگاتی گفت: "در اینجا ، ما یک طرح یادگیری ماشین را گزارش می دهیم که از تنوع ممریستور برای اجرای نمونه زنجیره ای مارکوف مونت کارلو در یک آرایه ساخته شده از 16384 دستگاه پیکربندی شده به عنوان مدل یادگیری ماشین بیزی ، گزارش می کند.""رویکرد ما قدرت در تخریب دستگاه در ده میلیون چرخه استقامت را نشان می دهد ، و بر اساس شبیه سازی مدار و سطح سیستم ، کل انرژی مورد نیاز برای آموزش مدل ها بر اساس میکرو ژول تخمین زده می شود ، که به طور قابل توجهی کمتر از مکمل است. رویکردهای مبتنی بر نیمه هادی فلز - اکسید (CMOS). "(از مارک لاپدوس)