اخبار

با افزایش تقاضا برای ظرفیت بیشتر ، هزینه کمتر ، سرعت بیشتر و قدرت کمتری برای کنترل حملات جدید داده های تولید شده روزانه ، انواع مختلف حافظه با فشار روبرو هستند.این که چه نوع حافظه کاملاً تثبیت شده باشد و چه رویکردهای جدید ، ادامه کار برای ادامه حرکت مقیاس نیاز است زیرا نیاز ما به حافظه با شتاب بیشتری رشد می کند.

Naga Chandrasekaran ، معاون ارشد توسعه فناوری در Micron در یک سخنرانی عمومی در کنفرانس اخیر IEDM گفت: "داده ها اقتصاد جدید این جهان است."

چاندراسکران چند مثال آورده است که انفجار داده ها را نشان می دهد.فقط برای مراقبت های بهداشتی ، صنعت در سال 2013 153 اگزابایت داده تولید کرده است ، که در سال 2020 15 برابر رشد کرده است. همچنین 10 میلیارد دستگاه تلفن همراه در حال استفاده است که هرکدام از آنها داده های جدیدی را تولید ، ذخیره ، اشتراک و پخش می کنند. .در مقیاس جهانی ، مقدار کل داده های تولید شده هر روز جایی به ترتیب 2.5 کوئینتلیون بایت است و تعداد به سرعت در حال افزایش است.

این موج داده ها محرک بزرگی برای رشد صنعت تراشه در سال 2020 بود. در سمپوزیوم استراتژی صنعت SEMI این هفته ، تحلیلگران به عنوان یکی از شگفتی های بزرگ در رشد صنعت تراشه ادامه دادند ، علی رغم انتظاراتی که تعداد همه به دلیل همه گیری کاهش خواهد یافت. .

ماریو مورالس ، معاون برنامه توانمندسازی فناوری ها و نیمه هادی ها در IDC ، گفت: "حافظه یک عنصر مهم بود.""حافظه 10.8٪ رشد کرد.اما NAND بیش از 30 درصد رشد کرد. "

همه این داده ها در طول چرخه حیات خود به حافظه نیاز دارند و ارائه IEDM سه نگرانی اصلی را برای سه دسته حافظه مطرح می کند: DRAM ، NAND flash و فناوری های نوظهور.

چالش های مقیاس سازی DRAM
DRAM جز component اصلی اکثر راه حل ها است.اثبات شده ، ارزان و به طور کلی قابل اعتماد است.اما خیلی هم کامل نیست.سه مسئله برجسته شده در IEDM مربوط به rowhammer ، حاشیه حس و پشته دروازه است.

"در سمت دستگاه DRAM با ادامه مقیاس جانبی ، ما با چالشهای ردیف روبرو هستیم ، این پدیده ای است که به طور گسترده ای شناخته شده است ، جایی که وقتی یک خط واژه به طور مداوم مورد خطاب قرار می گیرد [یعنی چکش می خورد] ، شارژ تمایل به جمع شدن در سایت های دام دارد. در رابط کاربری ، "Chandrasekaran میکرون گفت."بعداً ، وقتی این اتهامات آزاد می شود ، به دلیل انتشار دریفت ، آنها به بیت های همسایه مهاجرت می کنند و منجر به افزایش بار می شوند.این می تواند مکانیسم از دست دادن داده ها را ایجاد کند و می تواند یک چالش امنیتی باشد. "

بارهای رانش شده به آرامی محتوای سلول های همسایه را مختل می کنند - کمی با هر دسترسی.پس از چندین بار پشت سر هم سریع ، سلولهای قربانی می توانند وضعیت خود را قبل از چرخه تازه سازی بعدی از دست بدهند.

وندی الساسر ، مهندس برجسته در Arm ، موافقت کرد.وی گفت: "چکش ردیف همچنان یک نگرانی امنیتی مهم است و در چندین مقاله در مورد چگونگی چرخش بیت ها برای دستیابی به مناطق امن حافظه ثبت شده است."

این مسئله جدیدی نیست ، اما مسئله اساسی با هر نسل در حال بدتر شدن است.چاندراسکران گفت: "وقتی DRAM را با مقیاس مسطح مقیاس بندی می کنیم ، اثر سلول همسایه می تواند به یک اثر سلول همسایه نزدیک شود و سلولهای بیشتری تحت تأثیر قرار می گیرند.""و با ادامه مقیاس بندی DRAM های نازکتر ، این مشکل در حال بدتر شدن است."

از آنجا که این یک مشکل چالش برانگیز برای از بین بردن کامل بوده است ، راه حل ها بر کنترل متمرکز شده اند - یا انتشار تازه سازی اولیه برای استقرار سلول های ضعیف شده یا جلوگیری از دسترسی بیشتر پس از رسیدن به محدودیت.JEDEC برخی از حالت ها و دستورات را اضافه کرده است ، که هم بر روی تراشه DRAM و هم به کنترل کننده DRAM تمرکز دارد ، اما این موارد کاهش دهنده هستند ، نه یک راه حل برای مسئله اصلی.

منطق را می توان به خود DRAM اضافه کرد تا حملات احتمالی را تشخیص دهد و سازندگان IP حافظه برای ایجاد حفاظت های قوی تر تلاش کرده اند.وادیراج سانکرانارایانان ، مدیر ارشد بازاریابی فنی در سینوپسیس ، اظهار داشت: "ما برای شناسایی چنین دسترسی هایی منطق سخت افزاری صرف می کنیم و سپس دسترسی فعالانه به آن ردیف ها را محدود می کنیم."وی گفت: "اما این کارایی چندانی ندارد.یک گزینه جایگزین این است که ردیف های مجاور آن ردیف هایی که چکش می خورند را به صورت فعال بازخوانی کنید. "

به دلایل عملکرد و قدرت ، بخشی از مسئولیت تشخیص حملات بر عهده کنترل کننده است.سانکرانارایانان افزود: "تکنیک های متنوعی وجود دارد که می تواند در کنترل کننده به کار رود ، زیرا کنترل کننده کسی است که ترافیک ورودی به کانال را تنظیم می کند."

در مورد علت اصلی ، تلاش های مهندسی برای بهبود سلول همچنان ادامه دارد ، اما سلول های همیشه باریک تر این مسئله را به یک چالش مداوم تبدیل می کنند - به ویژه اگر همراه با نیاز به منطقی نگه داشتن اندازه های قالب و به حداقل رساندن هرگونه هزینه پردازش یا مواد اضافی باشد.

چالش بعدی هنگام مقیاس گذاری DRAM شامل محدود کردن حاشیه تقویت کننده حس است.چاندرسکاران گفت: "حاشیه حس با کاهش ظرفیت سلول کاهش می یابد و ما را به سمت افزایش نسبت ابعاد و معرفی مواد جدید سوق می دهد.""اما حتی با ایده آل ترین ماده دی الکتریک - شکاف هوا - با مقیاس بندی ، ویژگی های مقاومت / ظرفیت بیت خط به چالش کشیده می شود ، زیرا تقریباً هیچ فاصله ای بین دو خط بیتی وجود ندارد.و این باعث محدود شدن مواد دی الکتریک می شود و در نهایت حاشیه حس ما را به چالش می کشد. "

علاوه بر این ، ترانزیستورهای کوچکتر به طور غیر مستقیم منجر به کاهش حاشیه حس می شوند.وی گفت: "هرچه میزان تقویت کننده های حس ترانزیستور کاهش یابد تا بتوانیم بازده آرایه بهتری داشته باشیم ، تغییر ولتاژ آستانه افزایش می یابد."این یک چالش خاص برای مدارهای آنالوگ است و برای ادامه مقیاس گذاری به کار مداوم نیاز دارد.

مقیاس گذاری با پشته دروازه ای ارزان قیمت DRAM همچنین دارای مشکلات قدرت و عملکرد است.چاندراسکران گفت: "یک دروازه سیلیکون پلی کریستالی CMOS با عملکرد بالا با فناوری اکسید گیت اکسینیترید سیلیکون جریان اصلی صنعت DRAM بوده است.""این به خوبی شناخته شده است ، و یک راه حل هزینه بسیار خوب است.با این حال ، برای برآوردن قدرت و عملکرد ، با چندین چالش در تأمین مقیاس مورد نیاز EOT (ضخامت اکسید معادل) روبرو است. "

یک راه حل جایگزین ، اکسید دروازه با درجه بالا K و دروازه فلزی CMOS است.هر دوی این فناوری ها در دنیای فناوری منطقی رایج بوده و گزینه جذابی برای مقیاس گذاری حافظه CMOS هستند.این همچنین درایو بهتر ، تنوع کمتر و ویژگی های مطابقت ترانزیستور را فراهم می کند.

اما این فقط یک مسئله ساده تغییر فرآیندها نیست.استفاده از این فناوری در حافظه به مهندسی دقیق دستگاه نیاز دارد تا دستگاه های حاشیه ای و لبه ای را فعال کرده و با ادغام آرایه ها سازگاری خوبی داشته باشد.و همه اینها باید اتفاق بیفتد در حالی که مقرون به صرفه بودن DRAM را حفظ می کنید.

چالش های مقیاس گذاری فلش سه بعدی
حرکت از مسطح به حافظه فلش NAND انباشته 3D ، در حال حاضر ، با افزایش اندازه سلول در جهت جدید ، مسئله کم بودن الکترون ذخیره شده را کاهش داده است.اما با افزایش تعداد لایه ها - در حال حاضر به صدها مورد - جریان رشته ای ، ترانزیستورهای CMOS یکپارچه و مقاومت فیزیکی نیاز به توجه دارند.

با طولانی شدن رشته ، جریان رشته در حال علامت گذاری است.چاندرسکاران گفت: "افزایش مقیاس گذاری عمودی قطعاً جریان رشته را به چالش می کشد و عملیات سنجش را دشوارتر می کند."جریان رشته باید تمام لایه ها را طی کند و سپس دوباره پشتیبان گیری کند.هرچه لایه ها بیشتر باشند ، این مسیر طولانی تر و مقاوم تر است و جریان را کاهش می دهد.

یک چالش خاص این واقعیت است که مواد کانال چند سیلیکونی است ، با کاهش تحرک و وابستگی شدید به اندازه دانه و تراکم دام."کنترل اندازه دانه در این ساختارهای با نسبت بالا یک چالش بزرگ است.بنابراین روش های جدید رسوب و درمان مورد نیاز است. "

متناوباً ، مواد جدید ممکن است به سالم نگه داشتن رشته کمک کنند.وی گفت: "چندین ماده جدید وجود دارد که همچنین به عنوان مواد کانال جایگزین در نظر گرفته می شوند ، که احتمالاً باعث بهبود جریان رشته می شوند.""اما آنها همچنین از نظر مکانیسم های قابلیت اطمینان و ویژگی های سلول خود چالش های جدیدی را ایجاد می کنند."

مقیاس گذاری بیشتر پیچ ردیف (که به صورت عمودی است) نیز می تواند کمک کند ، اما باعث کاهش اندازه سلول می شود ، و در جهت ذخیره تعداد کم الکترون حرکت می کند.اگر سطح خط واژه به مقیاس خود ادامه دهد ، این در نهایت محدودیت ایجاد می کند و از مزیت اندازه سلول بزرگتر در 3D NAND می کاهد.وی گفت: "در طولانی مدت ، فضای کافی برای سلول نخواهید داشت ، و ما با همان چالش های مسطح NAND با اثرات چند الکترون روبرو خواهیم شد."

در همین حال ، نیاز به انتقال به پردازش CMOS پیشرفته تر برای مدارهای محیطی است تا بتواند با قدرت و عملکرد مورد نیاز همراه باشد.این نیاز به انتقال به دروازه های فلزی با درجه بالا Κ در DRAM را تکرار می کند - این نیاز به مهندسی دقیق دستگاه به منظور پاسخگویی به نیازهای سلول های حافظه و منطق است.

و سرانجام ، با افزودن لایه های بیشتر ، نازک نگه داشتن قالب برای برنامه های کم نمایشی مانند تلفن های همراه - در عین حال نگه داشتن سیلیکون فله به اندازه کافی برای مدیریت قوی ، یک چالش است.چاندراسکران گفت: "طی چندین نسل بعدی ، به منظور برآورده ساختن فاکتور و الزامات بسته بندی برای محلول های متحرک ، ضخامت دستگاه های فعال در بالای سیلیکون از ضخامت سیلیکون بیشتر خواهد بود."وی افزود: "این چالش های جدیدی برای مدیریت پس زمینه ایجاد می کند ، و ویفر ویجین به یک موضوع بزرگ تبدیل می شود.مقاومت در برابر مرگ و جابجایی ویفرها یک چالش جدید است که توسعه فناوری پیشرفته تجهیزات ما را به پیش می برد. "

چالش های حافظه در حال ظهور
فن آوری های زیادی در تلاشند تا حافظه اصلی بعدی غیر فرار باشند.این موارد شامل حافظه تغییر فاز (PCRAM) ، RAM مقاومتی (RRAM / ReRAM) ، رم مغناطیسی ریز (MRAM) و در مراحل اولیه توسعه ، رم فروالکتریک (FeRAM) و رم الکترون همبسته (CERAM) هستند.در حالی که PCRAM در حافظه های متقاطع اینتل تولید شده است و STT-MRAM شاهد افزایش ادغام است ، امروزه هیچ یک از این فن آوری ها نمی توانند ادعای انحصاری مورد مهم بعدی را داشته باشند.چالش های اصلی تا حد زیادی به قابلیت اطمینان و استفاده از مواد جدید مربوط می شود.

MRAM یکی از امیدبخشترین شرکت کنندگان در این مسابقه است.منگ ژو ، مدیر بازاریابی محصولات در KLA ، توضیح داد: "MRAM نوعی حافظه است که از حالت مغناطیسی مواد برای ذخیره اطلاعات استفاده می کند ، که بسیار متفاوت از حافظه های شارژ مانند DRAM و فلش است."اگرچه به نظر ساده می رسد ، اما ساخت MRAM به دلیل لایه های نازک و مواد مختلفی که در آن لایه ها استفاده می شود ، از حافظه های موجود نیز دشوارتر است.

به همین ترتیب ، PCRAM برای سلول خود به کالکوژنیدها متکی است.RRAM ها به یک ماده عایق نازک بستگی دارد.و FeRAM به موادی نیاز دارد که بتوانند به حالت فروالکتریک تبدیل شوند.CERAM در مراحل اولیه به اندازه کافی زودرس است که ترکیب آن هنوز به خوبی ثابت نشده است ، اما مواد جدید و مونتاژ ظریف احتمال دارد.

س forال همه این انواع حافظه جدید این است که چگونه آنها در طول زمان و بیش از میلیون ها عمل خواندن / نوشتن متوقف می شوند.چاندراسکران گفت: "بسیاری از راه حل های برجسته حافظه نوظهور با چالش های مکانیسم قابلیت اطمینان جدیدی روبرو هستند که باید درک شوند."

MRAM ، دورتر از برخی دیگر از فن آوری ها ، نمونه خوبی از انواع جزئیات مهم را ارائه می دهد.زو گفت: "مکانیسم اصلی خرابی MRAM فرسودن مانع نازک MgO آن است.""هنگامی که مانع دارای نقص مانند سوراخ سوراخ یا نقاط ضعف مواد باشد ، مقاومت محل اتصال می تواند به تدریج با گذشت زمان کاهش یابد و همچنین می تواند منجر به افت ناگهانی مقاومت (خرابی) شود."

سایر انواع حافظه هنوز مکانیسم های قابلیت اطمینان خود را شناسایی و مدیریت نمی کنند.س ofالات مربوط به استقامت و نگهداری داده ها همچنان پابرجا هستند و تکامل مقاومت سلول در طول زمان از اهمیت حیاتی برخوردار است - به ویژه هنگامی که سلولها برای استفاده در حافظه های آنالوگ برای کاربردهایی مانند محاسبات درون حافظه برای یادگیری ماشین در نظر گرفته می شوند.

برای افزودن به چالش ها ، بسیاری از این سلول های حافظه جدید به دما حساس هستند و مواد آنها ممکن است با برخی از گازهای جاافتاده و سایر مواد شیمیایی که به طور سنتی در فرایند نیمه هادی استفاده می شوند ، تعامل خوبی نداشته باشند.

چاندراسکران گفت: "بیشتر مواد استفاده شده در این محلول های پیشرفته حافظه به دما و مواد شیمیایی حساس هستند.""این نیاز به پردازش در دمای پایین و کنترل محیط در کارخانه های ما دارد ، و همچنین استفاده از گازها و مواد شیمیایی شناخته شده را محدود می کند زیرا آنها تمایل به واکنش با مواد سلول دارند و عملکرد آنها را تحت تأثیر قرار می دهند.چنین محدودیت هایی نه تنها پردازش این مواد را دشوار می کند ، بلکه هزینه بیشتری را نیز به همراه دارد. "تعیین جریانی که هم از دماهای پایین تری استفاده کند و هم از تخریب سلول شیمیایی جلوگیری کند ، ورود این حافظه ها به جریان اصلی ضروری است.

در حالی که لیستی از چالش های ارائه شده در IEDM به هیچ وجه جامع نیست ، اما مجموعه ای از پیشرفت های چالش برانگیز را به صنعت ارائه می دهد که باید برای مقیاس بندی با سرعت پیش برود که بتواند با نیازهای سیستم در حال پیشرفت همگام شود.داده های بیشتر به پردازش بیشتر و حافظه بیشتر نیاز دارند و روشهای زیادی برای حل این مسئله وجود دارد.اما هیچ رویکرد واحدی همه مشکلات را حل نمی کند ، و با تولید داده های بیشتر و معرفی انواع بیشتری از حافظه ، مشکلات دیگری نیز به وجود می آید که حتی هنوز کشف نشده اند. از Bryon Moyer